Устройство для подавления пассивных помех

1. Устройство для подавления пассивных помех, содержащее последовательно включенные блок измерения и усреднения междупериодного сдвига фазы помехи и сглаживающий фильтр, а также два канала, каждый из которых содержит последовательно включенные блок памяти и блок вычитания, второй вход которого соединен с входом блока памяти, при этом вход и выход блока памяти первого канала соединены с первым и вторым входами блока измерения и усреднения междупериодного сдвига фазы помехи, третий и четвертый входы которого соединены соответственно с входом и выходом блока памяти второго канала, отличающееся тем, что, с целью повышения точности компенсации допплеровской частоты помехи, введены последовательно включенные блок вычисления полного сдвига фазы помехи и функциональный преобразователь, а в каждый из каналов - первый и второй перемножители и сумматор, при этом первые входы первого и второго перемножителей соединены между собой, выход первого перемножителя через сумматор соединен с входом блока памяти, выход второго перемножителя одного канала соединен с вторым входом сумматора другого канала, выход сглаживающего фильтра соединен с входом блока вычисления полного сдвига фазы помехи, а первый и второй выходы функционального преобразователя соединены соответственно с вторыми входами первого и второго перемножителей каждого из каналов.
2. Устройство по п.1, отличающееся тем, что блок измерения и усреднения междупериодного сдвига фазы помехи содержит последовательно включенные блок деления, функциональный преобразователь и логический блок, а также два канала, каждый из которых содержит последовательно включенные первый блок усреднения, первый перемножитель, сумматор и накопитель и последовательно включенные второй блок усреднения и второй перемножитель, причем выход первого блока усреднения первого канала соединен с вторым входом первого перемножителя второго канала, первый вход которого соединен с вторым входом второго перемножителя второго канала, выход второго блока усреднения второго канала соединен с вторым входом второго перемножителя первого канала, первый вход которого соединен с вторым входом первого перемножителя первого канала, выход второго перемножителя каждого канала соединен с вторым входом сумматора другого канала, а выходы накопителей первого и второго каналов соединен соответственно с первым и вторым входами блока деления и вторым и третьим входами логического блока, при этом первым, вторым, четвертым и третьим входами и выходом блока измерения и усреднения междупериодного сдвига фазы помехи соответственно являются входы первого и второго блоков усреднения первого и второго каналов и выход логического блока.
3. Устройство по п. 1, отличающееся тем, что блок вычисления полного сдвига фазы помехи содержит последовательно включенные блок сложения, нормализатор и блок памяти, причем выход блока памяти соединен с вторым входом блока сложения, при этом входом и выходом блока вычисления полного сдвига фазы помехи соответственно являются первый вход блока сложения и выход нормализатора.
4. Устройство для подавления пассивных помех по п.1, отличающееся тем, что сглаживающий фильтр содержит последовательно включенные весовой блок и блок накопления, при этом входом и выходом сглаживающего фильтра соответственно являются вход весового блока и выход блока накопления.

Изобретение относится к радиолокации и может использоваться в когерентно-импульсных радиолокационных станциях для подавления мешающих отражений от перемещающихся под действием ветра дипольных отражателей или метеообразований.
Известно устройство для подавления пассивных помех, содержащее последовательно включенные блок измерения и усреднения межпериодного сдвига фазы помехи и сглаживающий фильтр, а также два канала, каждый из которых содержит последовательно включенные блок памяти и блок вычитания, второй вход которого соединен с выходом блока памяти, при этом вход и выход блока памяти первого канала соединены с первым и вторым входами блока измерения и усреднения междупериодного сдвига фазы помехи, третий и четвертый входы которого соединены соответственно с входом и выходом блока памяти второго канала [1].
Однако известное устройство не позволяет осуществлять оперативную компенсацию при быстрых изменениях доплеровской частоты помехи, что снижает точность компенсации.
Цель изобретения - повышение точности компенсации доплеровской частоты помехи.
Для этого в устройство для подавления пассивных помех, содержащее последовательно включенные блок измерения и усреднения междупериодного сдвига фазы помехи и сглаживающий фильтр, а также два канала, каждый из которых содержит последовательно включенные блок памяти и блок вычитания, второй вход которого соединен с входом блока памяти, при этом вход и выход блока памяти первого канала соединены с первым и вторым входами блока измерения и усреднения междупериодного сдвига фазы помехи, третий и четвертый входы которого соединены соответственно с входом и выходом блока памяти второго канала, введены последовательно включенные блок вычисления полного сдвига фазы помехи и функциональный преобразователь, а в каждый из каналов - первый и второй перемножители и сумматор, при этом первые входы первого и второго перемножителей соединены между собой, выход первого перемножителя через сумматор соединен с входом блока памяти, выход второго перемножителя одного канала соединен с вторым входом сумматора другого канала, выход сглаживающего фильтра соединен с входом блока вычисления полного сдвига фазы помехи, а первый и второй выходы функционального преобразователя соединены соответственно с вторыми входами первого и второго перемножителей каждого из каналов, кроме того, блок измерения и усреднения междупериодного сдвига фазы помехи содержит последовательно включенные блок деления, функциональный преобразователь и логический блок, а также два канала, каждый из которых содержит последовательно включенные первый блок усреднения, первый перемножитель, сумматор и накопитель и последовательно включенные второй блок усреднения и второй перемножитель, причем выход первого блока усреднения первого канала соединен с вторым входом первого перемножителя второго канала, первый вход которого соединен с вторым входом второго перемножителя второго канала, выход второго блока усреднения второго канала соединен с вторым входом второго перемножителя первого канала, первый вход которого соединен с вторым входом первого перемножителя первого канала, выход второго перемножителя каждого канала соединен с вторым входом сумматора другого канала, а выходы накопителей первого и второго каналов соединены соответственно с первым и вторым входами блока деления и вторым и третьим входами логического блока, при этом первым, вторым, четвертым и третьим входами и выходом блока измерения и усреднения междупериодного сдвига фазы помехи соответственно являются входы первого и второго блоков усреднения первого и второго каналов и выходы логического блока, а блок вычисления полного сдвига фазы помехи содержит последовательно включенные блок сложения, нормализатор и блок памяти, причем выход блока памяти соединен с вторым входом блока сложения, при этом входом и выходом блока вычисления полного сдвига фазы помехи соответственно являются первый вход блока сложения и выход нормализатора, причем сглаживающий фильтр содержит последовательно включенные весовой блок и блок накопления, при этом входом и выходом сглаживающего фильтра соответственно являются вход весового блока и выход блока накопления.
На чертеже представлена структурная электрическая схема предложенного устройства.
Устройство для подавления пассивных помех содержит блок измерения и усреднения 1 междупериодного сдвига фазы помехи, состоящий из блока деления 2, функционального преобразователя 3, логического блока 4 и двух каналов 5 и 6, каждый из которых состоит из первых блоков усреднения 7 и 8, первых перемножителей 9 и 10, сумматоров 11 и 12, накопителей 13 и 14, вторых блоков усреднения 15 и 16 и вторых перемножителей 17 и 18, два канала 19 и 20, каждый из которых состоит из блока памяти 21 и 22, блока вычитания 23 и 24, двух перемножителей 25, 26, 27 и 28 и сумматора 29 и 30, сглаживающий фильтр 31, состоящий из весового блока 32 и блока накопления 33, блок вычисления 34 полного сдвига фазы помехи, который состоит из блока сложения 35, нормализатора 36 и блока памяти 37, и функциональный преобразователь 38.
Устройство работает следующим образом. Цифровые коды квадратурных составляющих полезного сигнала и пассивной помехи или только одной помехи с выходов аналого-цифровых преобразователей или предыдущих каскадов подавления помехи (те и другие на чертеже не показаны) поступают на входы первых и вторых перемножителей 25, 26, 27 и 28. Если поступающая с выходов сумматоров 29 и 30 помеха не имеет доплеровской или иной какой-либо модуляции, то на выходе каналов 19 и 20 она подавляется. Если же источник помехи движется и квадратурные составляющие помехи оказываются промодулированными с частотой Доплера, то помеха каналами 19 и 20 практически не подавляется. Компенсация доплеровской скорости осуществляется с помощью первых и вторых перемножителей 25, 26, 27 и 28 и сумматоров 29 и 30 путем двумерных поворотов на соответствующий угол исходных квадратурных составляющих. С этой целью цифровые коды с выхода блоков памяти 21 и 22 и сумматоров 29 и 30 поступают в первые и вторые блоки усреднения 7, 8, 15 и 16, в которых осуществляется накопление помехи с нескольких смежных элементов разрешения по дальности. При этом на выходах первого и второго блоков усреднения 7 и 16 образуются величины, соответствующие текущему зондированию, а на выходах первого и второго блоков усреднения 8 и 15 - предыдущему зондированию, т.е. задержанные на период повторения. Незадержанные величины одного квадратурного канала и задержанные величины другого квадратурного канала, и наоборот, попарно перемножаются в перемножителях 10 и 17. Незадержанные и задержанные величины каждого квадратурного канала попарно перемножаются в перемножителях 9 и 18. Поскольку задержанные и незадержанные величины соответственно на выходах первых и вторых блоков усреднения 8, 15 и 7, 16 несут информацию об остаточной (нескомпенсированной) доплеровской модуляции помехи, сигналы на выходах сумматоров 12 и 11 оказываются функциями соответствующего доплеровского сдвига фазы помехи _k.
Накопители 13 и 14 осуществляют скользящее вдоль дальности равновесное суммирование этих сигналов. В блоке деления 2 осуществляется деление накопленных сумм, на выходе функционального преобразователя 3 вычисляется , а на выходе логического блока 4 - _k.
Логический блок 4 позволяет в два раза расширить диапазон однозначно компенсируемых доплеровских частот помехи. В весовом блоке 32 величина _k подвергается умножению на весовой коэффициент, величина которого влияет на динамические свойства и флюктуационную ошибку устройства. В блоке накопления 33 производится раздельное по каждому элементу или группе элементов разрешения по дальности накопление выходных величин весового блока 32 с последующим раздельным хранением накопленных сумм в соответствующих ячейках памяти.
В блоке вычисления 34 выходные величины сглаживающего фильтра 31 суммируются в блоке сложения 35 с выходными величинами блока памяти 37, в результате чего образуется суммарный сдвиг фазы за К периодов повторения.
Если суммарный сдвиг по абсолютной величине превышает 360^o, то в нормализаторе 36 из него вычитается 360^o. С выхода нормализатора 36 полученная величина поступает на входы блока памяти 37 и функционального преобразователя 38, на выходах которого образуются величины sin _k и cos _k. С помощью первых и вторых перемножителей 25, 26, 27 и 28 и сумматоров 29 и 30 осуществляется компенсация полного доплеровского сдвига путем двумерного поворота исходных квадратурных составляющих в противоположном направлении на тот же угол. В результате этого квадратурные составляющие на выходе сумматоров 29 и 30 в установившемся режиме практически не содержат доплеровской модуляции.
Таким образом, предложенное устройство позволяет повысить точность компенсации доплеровской частоты помехи, что приводит к существенному повышению эффективности ее подавления и улучшению тем самым выделения сдвигов движущихся целей.
1. Устройство для подавления пассивных помех, содержащее последовательно включенные блок измерения и усреднения междупериодного сдвига фазы помехи и сглаживающий фильтр, а также два канала, каждый из которых содержит последовательно включенные блок памяти и блок вычитания, второй вход которого соединен с входом блока памяти, при этом вход и выход блока памяти первого канала соединены с первым и вторым входами блока измерения и усреднения междупериодного сдвига фазы помехи, третий и четвертый входы которого соединены соответственно с входом и выходом блока памяти второго канала, отличающееся тем, что, с целью повышения точности компенсации доплеровской частоты помехи, введены последовательно включенные блок вычисления полного сдвига фазы помехи и функциональный преобразователь, а в каждый из каналов - первый и второй перемножители и сумматор, при этом первые входы первого и второго перемножителей соединены между собой, выход первого перемножителя через сумматор соединен с входом блока памяти, выход второго перемножителя одного канала соединен с вторым входом сумматора другого канала, выход сглаживающего фильтра соединен с входом блока вычисления полного сдвига фазы помехи, а первый и второй выходы функционального преобразователя соединены соответственно с вторыми входами первого и второго перемножителей каждого из каналов.
2. Устройство по п. 1, отличающееся тем, что блок измерения и усреднения междупериодного сдвига фазы помехи содержит последовательно включенные блок деления, функциональный преобразователь и логический блок, а также два канала, каждый из которых содержит последовательно включенные первый блок усреднения, первый перемножитель, сумматор и накопитель и последовательно включенные второй блок усреднения и второй перемножитель, причем выход первого блока усреднения первого канала соединен с вторым входом первого перемножителя второго канала, первый вход которого соединен с вторым входом второго перемножителя второго канала, выход второго блока усреднения второго канала соединен с вторым входом второго перемножителя первого канала, первый вход которого соединен с вторым входом первого перемножителя первого канала, выход второго перемножителя каждого канала соединен с вторым входом сумматора другого канала, а выходы накопителей первого и второго каналов соединены соответственно с первым и вторым входами блока деления и вторым и третьим входами логического блока, при этом первым, вторым, четвертым и третьим входами и выходом блока измерения и усреднения междупериодного сдвига фазы помехи соответственно являются входы первого и второго блоков усреднения первого и второго каналов и выход логического блока.
3. Устройство по п. 1, отличающееся тем, что блок вычисления полного сдвига фазы помехи содержит последовательно включенные блок сложения, нормализатор и блок памяти, причем выход блока памяти соединен с вторым входом блока сложения, при этом входом и выходом блока вычисления полного сдвига фазы помехи соответственно являются первый вход блока сложения и выход нормализатора.
4. Устройство по п. 1, отличающееся тем, что сглаживающий фильтр содержит последовательно включенные весовой блок и блок накопления, при этом входом и выходом сглаживающего фильтра соответственно являются вход весового блока и выход блока накопления.