Ядовина

Номер патента: 1467542

Опубликовано: 23.03.1989

Авторы: Соболев, Соломаха, Ядовина

МПК: G05F 1/56

Метки: импульсный, постоянного, стабилизатор

...а на выходе третьего релейного элемента 24 низкий логический уровень, на выходе третьего логического элемента И 30 также низкий логический уровень, при котором второй дополнительный транзистор 31 закрыт.В момент времени С = с когда отклонение выходного напряжения от опорного равно нулю, на выходе первого релейного элемента 10 устанавливается низкий логический уровень. Условие дъпродолжает выполняться, следовательно, на выходе второго релейного элемента 22 высокий логический уровень, значит на обоих входах логического элемента ИЛИ 25 низкий логический уровень, на его выходе низкий логический уровень, регулирующий транзистор 1 закрыт, При низком логическом уровне на выходе первого релейного элемента 10 и высоком логическом уровне на...

Номер патента: 1437845

Опубликовано: 15.11.1988

Авторы: Пинкин, Соломаха, Ядовина

МПК: G05F 1/56

Метки: импульсный, компенсационно-параметрический, постоянного, стабилизатор

...определяемому выражением 35 где Т - период дискретизации;длительность орытого состояния силового транзисторана (и+1)-м периоде дискретизации, и = О, ф;Н(ц) - коэффициент наклона пилы,прямо пропорционально завив 10сящий от напряженйя питанияо Ш,С-фильтра,- ток через конденсатор ЭЬСФильтра;К - коэффициент передачи по току 15емкости фильтра,В момент времени С. стабилизаторвходит в установившийся режим работы,который характеризуется выполнениемусловия равенства токов дросселя и 20нагрузки 1,- 1, т.е. 1 1.5 ( д.1/2,следовательно (см, фиг, 2), на выхо -дах второго и третьего релейных элементов 33 и 35 низкий логическийуровень. На выходе первого логичес 25кого элемента ИЛИ 37 высокий логический уровень, позволяющий импульсамс выхода первого...

Номер патента: 1411787

Опубликовано: 23.07.1988

Авторы: Журавлев, Пинкин, Соломаха, Ядовина

МПК: G06G 7/26

Метки: воспроизведения, функций

...ОУ, выход которого подключен к нуль-органу индикатора (компаратору, соединенному вторым входом с общей шиной), то получится элементарный таймерно-интегрирующий преобразователь простой дроби. В таком преобразователе на компараторе Аиксиру- ется момент времени с, при котором на сумматоре напряжение с выхода интегратора, нарастающее с момента начала преобразования, компенсирует , сумму напряжений на двух других входах сумматора.Описанный алгоритм преобразования простой дроби не накладывает ограничений на количество входных переменных, т.е. размерность п вектора аргументов х. С увеличением и растет количество входов интегратора и сумматора, Таким образом, если в качестве аппроксимационной модели Аункции многих переменных у(х)...