Молькин

Номер патента: 1757117

Опубликовано: 23.08.1992

Авторы: Беляков, Лиференко, Лукин, Марков, Молькин, Толстихин

МПК: H04L 25/40

Метки: бинарной, информации, передачи

...поступающего на его О-вход кода цифровой суммы группы в течение(гп+ 2) тактов и формирует на своем выходе сигнал (фиг. 2 Ь) -код цифровой суммы группы, показывающий количество информационных логических единиц в группе из(гп+2) бит, Далее код цифровой группы суммы (фиг. 2 п) поступает на первый вход второго сумматора 14 по модулю два. на второй вход которого поступает код текущей цифровой суммы, сформированный вторйм компаратором 11. Сложив по модулю два сигналы, проходящие на вход, второй сумматор 14 по модулю два 30 формирует сигнал (фиг, 2) инверсии либо отсутствия инверсии сигнала (фиг. 2 Ф), поступающего на первый вход первого сумматора 6 помодулю два, в зависимости от. соотношения кода цифровой суммы группы и кода частота В, равная...

Номер патента: 1732483

Опубликовано: 07.05.1992

Авторы: Адрианов, Лебедев, Лиференко, Лукин, Марков, Молькин

МПК: H04L 7/02

Метки: npz-l, приемника, сигналов, синхронизации, тактовой

...2 И 9 и 10, на выходах которых формируются импульсы ошибки от заднего фронта входной последовательности ИВЕ- (фиг, 2 к) и переднего фронта входной последовательности МВЛ- (фиг. 2 л),Окончательно последовательность сигнала ошибки формируется на выходе элемента ИЛИ 12 (фиг, 2 м), которая поступает на первый вход блока вычитания 15, На выходе элемента ИЛИ - НЕ 8 формируется опорная последовательность(фиг, 2 н), которая подается на второй вход блока вычитания 15 (фиг, 2 о) через делитель напряжения 5 10 15 20 25 30 35 40 45 50 55 11 с коэффициентом передачи 0,5. Импульсный сигнал ошибки (фиг.2 п) на выходе блока вычитания 15 имеет постоянную составляющую, равную нулю, когда площади положительных импульсов равны площадям...

Номер патента: 1523030

Опубликовано: 07.12.1990

Авторы: Лебедев, Лиференко, Лукин, Марков, Молькин

МПК: H04L 7/02

Метки: nrz-l, приемника, сигналов, синхронизации, тактовой

...по.следовательность сигнала ошибки формируется на выходе элемента ИЛИ 7 (фиг. 2 з), которая поступает на первый вход вычитающего блока 9. Первый н второй 0-триггеры 2 и 3 образуют днухразрядный регистр сдвига (на Т) входного сигнала ЯКЕ-Ь, при этом на выходе второго Э-.триггера 3 формируется импульсная последонательность (фиг. 2 и) нходного сигнала ЯКЕ-Ь, задержанная относительно входного сигнала (фиг, 2 д) на такт. Сигналы пер-, вого и второго 0-триггеров 2 и 3 (фиг. 2 и, 2 д) поступают на первый и второй входы элемента ИСКЛЮЧАЗКЕЕ ИЛИ 6, на ныходе которого формируется последовательность импульсов с длительностью, равной тактовому интервалу Т (фиг, 2 к), причем формирование импульса шириной в тактовый интервал Т происходит в двух...

Номер патента: 1293848

Опубликовано: 28.02.1987

Авторы: Лиференко, Лукин, Марков, Молькин

МПК: H04L 7/02

Метки: приемника, сигналов, синхронизации, тактовой

...этом на выходе первого элементаИ-НЕ 4 формируются импульсы длительностью, равной периоду кодового импульса входного сигнала, которые соответствуют переходам 1 - ьО входного 55сигнала (фиг,2 е).На синхронизирующие входы первогои второго В-триггеров 6 и 7 подан потенциал логической единицы, при этом формирование переднего фронта импульса на выходе первого и второго 0-триггеров 6 и 7 начинается при переходе 0 - 1 хронирующей последовательности (фиг.2 ж), а формирование заднего фронта - при переходе 0-на К-входах первого и второго Р-триггеров 6 и 7, На выходе второго Э-триггера 7 формируется импульснаяпоследовательность (фиг.2 з), на выходе первого Э-триггера 6 - импульсная последовательность (фиг.2 и), которые поступают на...