H05K 10/00 — Способы и устройства для повышения эксплуатационной надежности электронного оборудования, например с помощью однородных резервных блоков для замены

Номер патента: 1484151

Опубликовано: 10.08.2005

Автор: Петри

МПК: G06F 11/20, H05K 10/00

Метки: мажоритарное

Мажоритарное устройство, содержащее с первого по третий мажоритарные элементы и с первой по четвертую входные шины устройства, первую и вторую выходные шины, первая входная шина соединена с первыми входами первого и второго мажоритарных элементов, вторая входная шина подключена к вторым входам с первого по третий мажоритарных элементов, третья входная шина соединена с третьим и первым водами соответственно первого и третьего мажоритарных элементов, четвертая входная шина подключена к третьим входам второго и третьего мажоритарных элементов, отличающееся тем, что, с целью самоконтроля, оно содержит элемент И и элемент ИЛИ, входы которых подключены к выходам с первого по третий...

Номер патента: 1639415

Опубликовано: 20.08.2005

Автор: Цыганов

МПК: H05K 10/00

Метки: аналоговое, резервированное

Резервированное аналоговое устройство, содержащее n каналов, сумматор, анализатор состояний каналов, первый источник опорного сигнала и первый ключ, соединенный выходом с входом первого слагаемого сумматора, входы со второго по (n+1)-й слагаемых которого связаны соответственно с информационными выходами каналов, выход сумматора является выходом устройства и соединен с входами обратной связи n каналов, информационный вход первого ключа соединен с выходом первого источника опорного сигнала, а управляющий вход - с первым выходом анализатора состояний каналов, первый контрольный выход каждого канала соединен с соответствующим входом анализатора состояний каналов, причем каждый из n каналов...

Номер патента: 1466528

Опубликовано: 20.11.2005

Авторы: Баженов, Костяев, Новиков, Поль, Семихатов, Тюков, Филькин

МПК: G06F 11/20, H05K 10/00

Метки: резервированное, цифровое

1. Резервированное цифровое устройство, содержащее первую информационную магистраль, счетчик сбоев, счетчик состояния резерва, первый и второй дешифраторы, блок элементов ИЛИ, мультиплексор, в каждом канале резервируемый модуль, переключатель питания, первый магистральный переключатель, блок сравнения, управляющий вход мультиплексора соединен с выходом первого дешифратора, группа информационных входов - с первыми информационными выходами блоков сравнения каждого канала, а выход - с первым управляющим входом резервируемого модуля и входом счетчика сбоев, выход которого соединен с входом счетчика состояния резерва, прямой выход которого соединен с входом второго дешифратора, а инверсный...

Номер патента: 1540541

Опубликовано: 20.11.2005

Авторы: Андреев, Поротов, Смушкович

МПК: G06F 11/18, H05K 10/00

Метки: генератор, импульсов, резервированный

Резервированный генератор импульсов, содержащий мажоритарный элемент и в каждом из резервных каналов задающий генератор, делитель частоты, вход которого подключен к выходу задающего генератора, сумматор, первая группа входов которого поразрядно подключена к соответствующим выходам делителя частоты, реверсивный счетчик, выходы которого поразрядно подключены к второй группе входов сумматора, формирователь сигнала коррекции, выходы которого соединены со входами реверсивного счетчика, первый блок привязки асинхронной информации, первый, второй и третий входы мажоритарного элемента подключены к выходам старших разрядов сумматоров первого, второго и третьего каналов соответственно, а выходы -...

Номер патента: 1480749

Опубликовано: 20.11.2005

Авторы: Кандалинцева, Мих

МПК: H05K 10/00

Метки: синхрогенератор, фазируемый

1. Фазируемый синхрогенератор, содержащий задающий генератор, анализатор фазы, информационные входы которого соединены с входными шинами, а управляющий вход подключен к выходу элемента ИЛИ, а также N-разрядный распределитель импульсов, выходы которого соединены с выходными шинами, отличающийся тем, что, с целью повышения надежности, в него введены блок управления и управляемый элемент задержки, информационные входы которого соединены с входами элемента ИЛИ и выходами N-разрядного распределителя импульсов, кроме первого, а стробирующий вход, управляющий вход и выход подключены соответственно к первому, второму выходам и первому управляющему входу блока управления, второй и третий...

Номер патента: 1507089

Опубликовано: 20.12.2005

Авторы: Будрин, Миронова, Смальченко, Смирнов

МПК: G06F 11/18, H05K 10/00

Метки: вычислительная, резервированная, трехканальная

1. Трехканальная резервированная вычислительная система, содержащая в каждом канале блок восстановления информации, резервируемый блок памяти, устройство обработки данных, блок коммутации восстановленной информации, блок регистра управления, содержащий мультиплексор, группу элементов ИЛИ и группу ключей, причем информационные выходы резервируемого блока памяти каждого канала соединены с соответствующими информационными входами блоков восстановления информации своего и других каналов и с информационными выходами устройства обработки данных своего канала, а выход контроля - с одним из входов блоков регистра управления и блоков коммутации восстановленной информации всех каналов, другие...

Номер патента: 1389515

Опубликовано: 20.12.2005

Авторы: Баженов, Мансуров, Новиков, Тюков

МПК: G06F 11/18, H05K 10/00

Метки: резервированное, цифровое

Резервированное цифровое устройство, содержащее в каждом канале резервируемый модуль, переключатель питания, магистральный элемент, блок сравнения, а также магистраль, счетчик сбоев, счетчик состояния резерва, прямые выходы которого соединены с входами первого дешифратора, инверсные выходы - с входами второго дешифратора, блок элементов ИЛИ, первые и вторые входы каждого элемента ИЛИ блока соединены с выходами первого и второго дешифраторов, первый мультиплексор, вход которого соединен с выходом второго дешифратора, группа входов первого мультиплексора соединена с выходами блоков сравнения каждого канала, выход переключателя питания в каждом канале подключен к первым входам...

Номер патента: 1566985

Опубликовано: 20.12.2005

Авторы: Клепиков, Петровский, Шастин

МПК: G06F 11/18, H05K 10/00

Метки: запоминающее, резервированное

1. Резервированное запоминающее устройство, содержащее К-основных n-разрядных блоков памяти, выходы всех блоков памяти соединены с соответствующими одними входами первого блока сумматоров по модулю два и блока выдачи информации, выходы первого резервного блока памяти соединены с другими входами первого блока сумматоров по модулю два, выходы блока выдачи информации являются информационными выходами устройства, а другие входы соединены с выходами блока постоянной памяти, соответствующие одни адресные входы которого соединены с выходами первого блока сумматоров по модулю два, второй блок сумматоров по модулю два, отличающееся тем, что, с целью упрощения устройства и повышения его надежности...

Номер патента: 1384063

Опубликовано: 20.01.2006

Авторы: Селезнева, Смальченко, Смирнов

МПК: G06F 11/18, H05K 10/00

Метки: резервированная

Резервированная система по авт. св. СССР № 1084802, отличающаяся тем, что, с целью устранения последствий сбоев в резервных блоках, в качестве которых используются процессоры, в каждый канал резервирования дополнительно введены блок управляемой мажоритации признака команды и триггер сброса ошибки, причем выход признака команды каждого из резервных блоков соединен соответственно, с первым, вторым и третьим входами блока управляемой мажоритации признака команды, выход контроля каждого из резервных блоков соединен соответственно с четвертым, пятым и шестым входами блока управляемой мажоритации признака команды, выходы первого, второго и третьего разрядов регистра управления соединены с...

Номер патента: 1496511

Опубликовано: 20.04.2008

Авторы: Григорьев, Клепиков, Шастин

МПК: G06F 11/18, H05K 10/00

Метки: резервированное

1. Резервированное устройство, содержащее передающий узел, состоящий из мажоритарных элементов, резервируемых блоков и сумматоров по модулю два, причем одноименные выходы резервированных блоков соединены с входами соответствующих мажоритарных элементов, выходы которых и выходы сумматоров по модулю два являются соответственно первой и второй группами выходов устройства, отличающееся тем, что, с целью упрощения устройства и увеличения его быстродействия за счет сокращения количества мажоритарных элементов и их связей, входы каждого из сумматоров по модулю два соединены с одноименным и последующим выходами соответствующего резервируемого блока. 2. Устройство по п.1, отличающееся тем,...

Номер патента: 1470093

Опубликовано: 20.04.2008

Авторы: Ватару, Мухамедеева

МПК: G06F 11/20, H05K 10/00

Метки: вычислительное, резервированное

1. Резервированное вычислительное устройство, содержащее генератор импульсов, элемент запрета, мультиплексор, блок управления, два блока памяти, процессор, информационный выход и выход обращения которого соединены с одноименными входами блоков памяти, информационные выходы которых через мультиплексор подсоединены к информационному входу процессора, первый и второй управляющие выходы блока управления соединены с соответствующими входами элемента запрета и мультиплексора, а синхровход - с первым выходом генератора импульсов, второй выход которого соединен со вторым входом элемента запрета, выход которого соединен с синхровходом процессора, отличающееся тем, что, с целью повышения...

Номер патента: 1297710

Опубликовано: 20.04.2008

Авторы: Передерий, Сурков

МПК: G06F 11/18, H05K 10/00

Метки: импульсов, многоканальный, резервированный, тактовых, формирователь

Резервированный многоканальный формирователь тактовых импульсов, содержащий в каждом канале формирователь импульсов обнуления, входы которого соединены с выходом автогенератора и с выходом мажоритарного элемента, два элемента И-НЕ, входы первого из которых соединены с прямым выходом первого разряда и с инверсным выходом второго разряда формирователя импульсов обнуления, входы второго элемента И-НЕ соединены с выходом автогенератора и с выходом первого элемента И-НЕ, а выход - с соответствующим входом дешифратора и со счетными входами триггеров делителя частоты, триггеров привязки фазы и триггера обратной связи, выход которого соединен с информационными входами триггеров делителя частоты,...