Устройство для обработки информации датчиков

Союз СоветскикСоциапистичесиикРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК, АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(5 )М. Кл.С 06 Г 15/1 тб.С 05 В 19/18 Веудеретеенвй кюитет ССФР яе дези юе 4 ретени 11 и етерыти 11.22(088,8) Дата опубликования описания 30, 08. 82(71) Заявит Й) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ ДАТЧИКО относится к вычислите втоматике и может быт я управления технолог анием с большим колиИзобретение ной технике и использовано д ческим оборудо чеством датчик ганов в машино ной и других о в и исполнительных ор 5 троительной, электронраслях промышленности. Известно устройство йреобразования дискретных сигналов для управления производственными механизмами, которое содержит группу входных шин, по которым. сигналы о состоянии управляемого объекта через входные преобразо-. ватели поступают на решающий узел, который производит преобразование входных дискретных сигналов в соответствии с управляющей программой, записанной в памяти программ, после чего, преобразованные сигналы с помо- щ щью дешифратора запоминаются в соответствующих выходных преобразователях на выходных шинах которых осуществляется коммутация исполнительных органов согласно заданному закону управления 11.Известное устройство не обеспечивает высокого быстродействия преобразования дискретных сигналов при управ лении сложным оборудованием ввиду применения последовательных алгоритмов, имеет низкую достоверность результатов преобразования, что сужает область его применения.Наиболее близким по технической сущности к изобретению являегся устройство, которое содержит генератор тактовых импульсов, входной модуль, на входные контакты которого подается информация о состоянии внешнего устройства и преобразуется им в логи. ческую величину "0" или . "1". По команде, находящейся в памяти управ- ляющей программы (памяти программ), при помощи схемы изменения входа (входной коммутатор) информация от соответствующего внешнего устройства постуйает на схему логических опе 3 95509 раций, где производится ее анализ на требуемое состояние в соответствии с текущей командой. Последовательность управления требуемой цепной диаграммой определяется последовательностью команд управляющей программы, вводимой в память программ с помощью схемы последовательного ввода. Результирующее управляющее выходное значение, полученное с помощью схемы 10 логических операций, поступает через схему изменения выхода (дешифратор) и схему преобразования и запоминания (выходной преобразователь) на выходные устройства. Контрольная флаго-вая система, входящая в схему логических операций, запоминая удовлетворительный результат операций "ИЛИ" или неудовлетворительный результат операции "И", позволяет пропустить оставшуюся часть операции ,2 .Недостатком данного устройства яв ляется то, что для реализации одной логической функции требуется произво-дить опрос внешнего сигнала и анализ его на требуемое состояние с запоминанием результата по несколько раз в течение одного цикла выцисления, Это приводит к снижению быстродействия, увеличению шагов программирования, а значит и объема управляющеи программы в целом. Помимо этого, для реализации нескольких функций, имеющих общую часть, требуется производить обработку ее для каждой функции,З 5 Это также ведет к увеличению времени цикла решения управляющей программы, ее объема и увеличению шагов программирования.Кроме того, известное устройство не имеет возможности возврата к началу программы после завершения последней логической операции, что приводит к увеличению времени обработки за счет опроса всего объема памяти, за ложенного в устройстве, так как рабочая программа может занимать незнацительную ее часть.Недостатком этого устройства является также отсутствие возможности о запоминания и сохранения информации о местоположении управляемого объекта в цикле, что существенно снижает область применения данного устройст,ва, так как полностью детерменирйван-ные объекты управления применяются достаточно редко, Например, при многократном возврате механизма в одно и 3 4то же положение необходимо запоминание количества совершенных ходов.Кроме того, работа известного устройства в условиях индустриальных помех подвержена ложным срабатываниям,ввиду того, что на исполнительные органы поступают выходные сигналы врезультате однократной обработки входных сигналов, Особенно это критичнопри подключении к выходным преобразователям быстродействующих исполнительных органов (например, при подключении тиристорных усилителей) и приналичии синхронных помех, которые могут совпадать с обработкой одних итех же уцастков программы, Таким образом, достоверность преобразованиявходных сигналов известным устройством в условиях промышленной эксплуатации невысокая,Данное устройство требует последовательного включения питания самогоустройства и питания исполнительных,органов, которые подключены к выходамвыходных преобразователей устройства.Это связано с тем, что при одновремен.ной подаче питания на устройство и,.исполнительные органы возможны ложныесрабатывания последних из-за неопределенности состояния элементов памяти устройства, Этот недостаток снижа.ет область применения устройства иего надежность,Цель изобретения - повышение быстродействия и надежности устройства.Поставленная цель достигается тем,что в устройство, содержащее входнойкоммутатор, информационные входы которого соединены соответственно с выходами блока рассогласования параметров сигналов, вход которого являетсяпервым информационным входом устройства, выходной коммутатор, выход которого является выходом. устройства,блок памяти программ, информационныйвход которого является вторым информационным входом устройства, а выходподключен к информационному входу буферного регистра,. дешифратор и генератор .тактовых импульсов, введенысчетчик адреса памяти, схема сравнения, коммутатор информации, формирователь сигналов пуска и останова, узелустановки исходного состояния, регистр вывода, узел памяти, элементИ,мультиплексор, дешифратор номера узла памяти, счетчик, коммутатор узлов па, мяти, мажоритарный элемент и сдвиговый5 955 го соединен с выходом входного коммутатора, а выход подключен к адресному входу мультиплексора, выход которого соединен с первым входом элемента И, второй вход которого яв ляется входом возврата в исходное состояние устройства, выход элемента И соединен с информационными входами трех узлов памяти, выход каждого из- которых соединен с соответствующими информационными входами коммутатора узлов памяти и мажоритарного элемента, выход которого подключен к информационному входу регистра вывода и к первому входу входного коммутатора, второй вход которого соединен с выходом коммутатора узлов памяти, управляющие входы узлов памяти соединены соответственно с выходами дешифратора номера узла памяти, адрес ный вход которого и адресный вход коммутатора узлов памяти соединены с выходом счетчика, вход которого и установочный вход счетчика адреса па,мяти соединены с выходом схемы срав- П 1нения, вход которой и информационный вход коммутатора информации соединены с выходом буферного регистра, первый выход коммутатора информации соединен с адресными входами узлов па- ЭО мяти, с третьим входом входного ком мутатора и информационным входом дешифратора, второй выход подключен к информационному входу мультиплексораУ выход счетчика адреса памяти соединен с адресным входом блока памяти программ, первый, второй и третий управляющие входы формирователя сигналов пуска и останова являются соответ ственно входами пуска, останова и прерывания. устройства, четвертый управляющий вход формирователя сигналов пуска и останова и установочный вход регистра вывода соединены с выходом узла установки исходного со . стояния, вход которого является .входом питания устройства, выход формирователя сигналов пуска и останова соединен с управляющим входом дещиф- ратора, управляющие входы регистра вывода соединены соответственно с50 выходами дешифратора, а выходы под" ключены соответственно к входам выходного коммутатора, тактовые входы счетчика адреса памяти, дешифратора номера узла памяти, буферного регист- ра, коммутатора информации, сдвигового регистра и формирователя сигналов пуска и останова соединены соответст 093 6венно с выходами генератора тактовыхимпульсов.Кроме того, формирователь сигналов пуска и останова содержит триггер, элемент И-НЕ и четыре элементаНЕ, причем входы первого, второго итретьего элементов НЕ являются соот"ветственно первым, вторым и третьимуправляющими входами формирователя,выход первого элемента НЕ соединенс первым входом. триггера, второй входкоторого подключен к выходу второгоэлемента НЕ, третий вход триггераявляется четвертым управляющим входомформирователя, выход триггера черезчетвертый элемент НЕ соединен с первымвходом элемента И-НЕ, второй вход которого подключен к выходу третьегоэлемента НЕ, третий вход является тактовым входом устройства вцход элемента И-НЕ является выходом формирователя,Узел установки исходного состоянияв устройстве содержит три резистора,конденсатор, диод. и два последевательно соединенных элемента НЕ, причемпервые выводы трех резисторов и конден"сатори объединены, второй вывод первого резистора и объединенные вторыевыводы второго резистора и конденсатора являются входом узла, второй,вывод третьего резистора и катод диода соединены с входом первого элемента НЕ, выход второго элемента НЕсоединен с анодом диода и с выходомузла.На фиг. 1 представлена схема устройства; на фиг. 2 - пример выполнения формирователя сигналов пускаоиостанова; на фиг. 3 - пример выполнения узла установки исходного состояния.Устройство содержит блок 1 согласования параметров сигналов, входнойкоммутатор 2, сдвиговцй регистр 3,генератор 4 тактовых импульсов, муль.типлексор 5, элемент И 6, узлы 7-9памяти, коммутатор 10 узлов памяти,мажоритарный. элемент 11, дешифратор12 номера узла памяти, счетчик 13регистр 14 вывода, блок 15 памятипрограмм, счетчик 16 адреса памяти,буферный регистр 17, схему 8 сравнения, коммутатор 19 информации, дешифратор 20, выходной коммутатор 21формирователь 22 сигналов пуска иостанова, узел 23 установки исходно"го состояния, информационный вход 24и управляющий вход 25 устройства,7 955093входы 26-28 пуска, останова и прерывания устройства, вход 29 источникапитания, выход 30 устройства, элементы НЕ 31 и 32, элементы И-НЕ 33 и 34,составляющие триггер элементы НЕ 35 иИ-НЕ 36, элемент НЕ 37, резисторы38-40, конденсатор 41, диод 42, элементы НЕ 43 и 44,Устройство работает следующим образом.1 ОВ блок 15 памяти программы вводятсяся данные, состоящие из последовательности управляющих команд. Такаяпоследовательность и определяет требуемый алгоритм преобразования дискретных сигналов, Формат управляющейкоманды имеет следующий вид: 20 где А 1, А 2.Ай - коды адресов входовкоммутатора 2 и соответствующей ячейкиузлов 7-9 памяти;"вых - код адреса соответст 30вующего триггера реги, стра 14 и соответстИнструкция А 2 1 2 3 4 5 6 7 8 9 10 1 1 12 13 14 15 16 1 0 0 0 1 1 О 1 1 0 0 0 0 0 0 0 0 0.40выхода генератора 4 тактовых импульсов, обеспечивает подключение инфор-,мации, записанной в буферном регистре 17, к его выходам, Согласно вышеприведенному формату управляющей команды в буферный регистр 17 записывается код адреса А 1, который черезкоммутатор, 19 поступает на адресныйвход входного коммутатора 2 и узлов7-9 памяти. Коммутатор 2 подсоединя,ет один из своих входов, соответствующий данному коду адреса А 1, к вхо.ду сдвигового регистра 3, Причем всеполе адресации делится на три массива М 1, М 2 и МЗ. Если код адреса А 1находится в массиве М 1 поля адресации, то коммутатор 2 будет подсоединять к входу сдвигового регистра 3один из выходов, соответствующий ко ду адреса А 1, блока 1. Если код адгде АХ 4АкАХ 4 - коды адресов входных сигналов, Х 1,Х 2,ХЗ,Х 4 соответственно, АУ - код адреса выходного сигнала У.Обработка управляющей команды производится следующим образом.Генератор 4 тактовых импульсов вырабатывает управляющий сигнал, который с его выхода поступает на вход счетчика 16. Последний устанавливает на адресном входе блока 15 памяти программы код адреса, согласно которому на выходы блока 15 извлекаются соответствующие данные, которые записываются в .буферный регистр 17 при помощи импульса, поступающего с выкода генератора 4 тактовых импульсов на тактирующий вход буферного регист ра 17. Коммутатор 19 по команде, поступающей на его тактирующий вход с вующей ячейки узлов 7 9 памятиСпособ составления инструкции основан на принципе возможности пред ставления любой логической функции в совершенной диз:ьюнктивной нормальной форме (СДНФ). Каждому биту инструкции ставится в соответствие од- . но. из слагаемых в СДНФ. Поставив в соответствие переменной и ее отрицание логические "1" и "0", составление инструкции сводится к табличному заданию требуемой функции, т. е. на выборах переменных, когда функция принимает состояние логической "1" в соответствующие биты инструкции (согласно принятому правилу) записывается логическая "1", а в остальные - логический 0", Так, для реализации функции У = Х 1, Х 2, ХЗЧХ 1. Х 2. ХЗЧХ 1, Х 2, ХЗ в используемом формате ее следуетпредставить .в виде У:Х 1,Х 2,ХЗ,Х 4 ЧХ 1.Х 2.ХЗ,ХМХ 1,Х 2.ХЗ Х 4 где Х 4 - сигнал, имитирующий функцию"константа 1".Тогда управляющая команда будет иметьвид:10 с выхода счетчика 13. В выбранный узел памяти производится запись сигнала с информационного входа по адресу, установленному на его адресных входах. Затем дешифратор 12 переводит все три узла 7-9 памяти в режим чтения. Считанная информация поступает на входы мажоритарного элемента 11, осуществляющего логику типа "два из трех", т. е, на выходе будет состояние, соответствующее состоянию-хотя бы двух входов элемента. Полученный на выходе мажоритарного элемента 11 сигнал поступает на информационный вход региСтра 14, в один из триггеров которого, соответствующий коду адреса, установленному на входах дешифратора 20, производится запись сигнала с информационного входа при помощи возбуждения соответствующего входа записи регистра 14 по команде, поступающей с выхода генератора тактовых импульсов на управляющий вход дешифратора 20 через формирователь 22. Выходы триггеров региотра 14 связаны с входами коммутатора 21, на выходах которого осуществляется коммутация исполнительных органов . управляемого объекта.После завершения обработки всей программы, состоящей из набора описанных выше управляющих команд, из блока 15 памяти программы извлекается "запрещенный" код адреса А еы (например, все нули) и записывается в буФерный регистр 17. Схема 18 сравнения, представляющая собой схему совпадения по нулям, трактует этот код как команду конца цикла выполнения программы и на ее выходе появляется сигнал, который поступает на установочный вход счетчика 16 и на вход счетчика 13. Осуществляется переход к началу управляющей программы э содержимое счетчика 13 увеличивает 9 955093 реса А 1 находится в массиве М 2 поля адресации, то к входу сдвигового регистра 3 будет подсоединяться выход мажоритарного элемента 11, а в случае, когда код адреса А 1 находит ся в массиве М 3, коммутатор 2 подсоединяет выход коммутатора 10 к входу сдвигового регистра 3. Поле адресации трех узлов 7-9 памяти состоит иэ массивов М 2 и М 3, совпадающих между собой, т. е. появление на адресных входах узлов 7-9 памяти двух одноимен ных кодов, относящихся к массивам М 2 и М 3, вызывает обращение к одним и тем же ячейкам памяти, Например, исключение дешифрации старшего разряда кода адреса в узлах 7-9 памяти, отличающего массивы М 2 и М 3 между собой, вызывает обращение к одним и тем же ячейкам, Дешифратор 12 по сиг налу, поступающему на его вход с выхода генератора 4 тактовых импульсов, обеспечивает режим чтения узлов 7-9 памяти, на время обработки кода адреса А 1. 25Сигнал, соответствующий коду адреса А 1, запоминается в сдвиговом регистре 3 при поступлении на его тактирующий вход сигнала с выхода генератора 4 тактовых .импульсов. Далее ге- зо нератор 4 вырабатывает следующЧй сигнал, который с его выхода поступает . на вход счетчика 16. Последний инициирует извлечение из блока 15 памяти программ и запись в буферный регистр 17 кода адреса А 2 согласно приведенному формату управляющей команды. Обработка кода адреса А 2 производится аналогично обработке кода адреса А 1 и заканчивается запоминанием в сдвиговом регистре 3 выбранного сигнала, соответствующего коду адреса А 2. Таким же образом производится обработка кода адреса А 3 и кода адреса А 4, В результате этого в сдвиговом регист ре 3 будет находиться информация о текущем состоянии группы (четырех) переменных, которая подается на.адресный вход мультиплексора 5. Затем генератор 4 тактовых .импульсов вырабатывает еще один управляющий сигнал, который с его выхода поступает на вход счетчика 16. Последний ини . циирует извлечение из блока 15 и:запись в.буферный регистр 17 кода инструкции "И" и. кода адреса вйхода АВ в соответствии с приведенным форматом управляющей команды. Коммутатор 19 осуществляет подсоединение кода адреса выхода к одному выходу, а кода инструкции "И" к второму выходу,который связан с информационным вхо-дом мультиплексора 5, Последний подсо. единяет к информационным входам трех узлов 7-9 памяти через элемент И 6тот бит инструкции "И", который соответствует требуемому значению функциидля текущего набора значений переменных, записанных в сдвиговом регистре3, Дешифратор 12 по сигналу, поступающему на его вход с выхода генератора 4, осуществляет выбор узла памяти в соответствии с кодом, поступающим11 95509ся на "1". Счетчик 13 имеет модульсчета, равный трем, и его содержимоеьявляется указателем узла 7 памятилибо 8, либо 9, в который в текущемцикле обработки управляющей програм- змы производится запись получаемыхрезультатов. Таким образом, в трехпоследовательных циклах выполненияпрограммы производится запись результатов обработки информации в одно. 1 Оименные ячейки трех различных узловпамяти, цто позволяет иметь на выходе мажоритарного элемента 11 вре менную интегральную оценку обработки информации при одновременном цте- Инии содержимого одноименных ячеектрех узлов 7-9 памяти. На выходе коммутатора 1 О, выполняющего функцииселектора, в отличие от выхода мажоритарного элемента 11 присутствуют20результаты обработки, выполненныев текущем цикле управляющей программы. Коммутатор,10, будучи подключенным к одному из входов коммутатора2, позволяет реализовать функции запоминания предыдущих состояний входных устройств. Это позволяет сохранять информацию о местоположении управляемого объекта в цикле при повторяющихся входных условиях в цикле. ЗвНацилие этой связи, кроме тогр, позволяет реализовать счет повторяющихся циклов,Использование в качестве резульГтатов обработки информации ее интегрального значения, которое присутствует на выходе мажоритарного элемента 11, позволяет значительно увеличить достоверность преобразования информации, так как выход мажоритарногооэлемента 11 определяет состояние регистра 14 и, как следствие, состояние исполнительных органов управляемого объекта. Использование мажоритарного элемента 11 в качестве промежуточного результата преобразованияинформации также позволяет повыситьдостоверность информации при дальнейшей обработке,Для установки устройства в исходное состояние, т. е. сбросе всехпромежуточных запоминаний состоянийуправляемого объекта, служит внешнийсигнал возврата в исходное состояние,который подается на один из входовИэлемента И 6, что приводит к обнулению узлов 7-9 памяти в течение трехциклов обработки управляющей программы. 3 12При подаче напряжения питания наустройство для исключения ложных срабатываний исполнительных органов засчет неопределенности состояния регистра 14 служит узел 23, на выходекоторого формируется сигнал установки регистра в исходное состояние(Фиг, 3).На резистор 38 подаетсянапряжение источника питания (+О )всего устройства, При подаче питания конденсатор 41 заряжается черезрезистор 38 и на выходе элемента 44удерживается сигнал логического "0"до того момента, пока конденсаторне зарядится до уровня порога сраба -тывания элемента 43. Для исключениягенерации при достижении порога срабатывания выход элемента 43 соединенчерез диод 42 с входом элемента 44,создавая положительную обратную связь,Таким образом, при включении питанияна выходе узла формируется сигнал,служащий для установки в исходноесостояние регистра 14 и запрета прохождения тактовых импульсов черезформирователь 22,формирователь 22 (фиг. 2) работаетследующим образом.Сигнал с выхода триггера, инвертированный сигнал внешнего прерыванияи сигнал с тактирующего вхоДа поступает на элемент 36. На выходе элемента 36 тактовые импульсы появятсяв том случае, если отсутствуют сигналы внешнего прерывания, запрета итриггер установлен в единичное состояние сигналом внешнего пуска. Сигналс управляющего входа запрета поступает на второй триггер и служит дляудерживания триггера в момент подачинапряжения питания, ьформула изобретения1. Устройство для обработки информации датчиков, содержащее входной коммутатор, информационные входы которрга. соединены соответственно с выходами блока согласования параметров сигналов, вход которого является первым информационным входом устройства, выходной коммутатор, выход которого является выходом устройства, блок памяти программ, информационный вход которого является вторым информационным входом устройства, а выход подключен к информационному входу буферного регистра, дешифратор и генера1 чпитания устройства, выход формирователя сигналов пуска и останова соединен с управляющим входом дешифратора, управляющие входы регистра вывода соединены соответственно с выходами дешифратора, а выходы подключены соответственно к входам выходного .коммутатора, тактовое входы счетчика адреса памяти, дешифратора номера узла памяти, буферного регистра, коммутатора информации, сдвигового регист ра и формирователя сигналов пуска и останова соединены соответственно с выходами генератора тактовых импульсов.2. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, чтс формирователь сигналов пуска. и останова содержит триггер, элемент И-НЕ и четыре элемента НЕ, причем входы первого, второго и третьего элементов НЕ являются соответственно первым, вторым и третьим управляющими входами формирователя, выход первого элемента НЕ соединен с первым входом триггера, второй вход которого:подключен к выходу второго элемента НЕ, третий вход триггера является четвертым уп- равляющиМ входом формирователя, выход триггера через четвертый элемент НЕ соединен с первым входом элемента И-НЕ, второй вход которого подключен к выходу третьего элемента НЕ, третий вход является тактовым входом устройства, выход элемента И-НЕ явля ется выходом Формирователя.3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что узел установки исходного состояния содержт три резистора, конденсатор, диод и два последовательно соединенных элемента 6 Е, причем первые выводы трех резисторов и конденсатора объединены, второй вывод первого резистора и объединенные вторые выводы второго резистора и конденсатора являются входом узла, второй вывод третьего резистора и катод диода соединены с входом первого Элемента НЕ, выход второго элемента НЕ соединен с анодом диода и с выходом узла. Источники информации,принятые во внимание при экспертизе1. Патент Великобритании 11 119119кл. 6 3 й; 19772. Патент Великобритании 11 1193319,кл, 6 3 М, 1977 (прототип),Л 13 9 я 09 тор тактовых импульсов, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия и надежности, в него введены счетчик адреса памяти, схема сравнения, коммутатор информа ции, формирователь сигналов пуска и останова, узел установки исходного состояния, регистр вывода, узлы памяти, элемент И, мультиплексор, дешифратор номера узла памяти, счет чик, коммутатор узлов памяти, мажоритарный элемент и сдвиговый регистр, информационный вход которого соединен с выходом входного коммутатора, а выход подключен к адресному входу муль типлексора, выход которого соединен с первым входом элемента И, второй вход которого является входом возврата в исходное состояние устройства, выход элемента И соединен с информа ционными входами трех" узлов памяти, выход каждого из которых соединен с соответствующими информационными входами коммутатора узлов памяти и мажоритарного элемента, выход которого 25 ,подключен к информационнаму входу регистра вывода и к первому входу входного коммутатора, второй вход которого соединен с выходом коммутатора узлов памяти, управляющие входы узлов 30 памяти соединены соответственна с выходами дешифратора номера узла памяти, адресный вход которого и адресный вход коммутатора узлов памяти соединены с выходом счетчика, вход которо- з го и установочный вход счетчика адреса памяти гоединены с выходом схемы сравнения, вход которой и информаци- онныИ: вход коммутатора информации соединены с выходом буферного регистра, 0. первый выход коммутатора информации соединен с адресными входами узлов памяти с третьим входом входного коммутатора и информационным входом деШифратора, второй выход подключен.к информационному входу мультиплексора, выход счетчика адреса памяти соединен с адресным входом блока памяти программ, первый, второй и третий управляющие входы формирователя сигналов пуска и останова являются соответственно входами пуска, останова и прерывания устройства, четвертый управляющий вход формирователя сигналов пуска и останова и установочный вход регистра вывода соедийены .с, выходом узла установки исходного состоя" ния, вход которого является входом955093 оставитель А. Жереновехред М,Тепер Коррек Гриценко дакт араненко Тираж 731 ПодписноеИИПИ Государственного комитета СССРпо делам изобретений и открытий35, Москва, Ж, Раушская наб., д. 4/ аказ 6439/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4,