Устройство для управления многофазным тиристорным преобразователем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Днепропетровское пусконаладочное управление М 412 Треста "Днепроэлектромонтаж"(53) 621.316.727:621.316.925.4(О 88.8) (56) 1, Авторское свидетельство СССР ЬЬ 1171929, кл. Н 02 М 7/00, 1983.2, Авторское свидетельство ССР 3 Ф 1220084, кл. Н 02 М 7/12, 1984.Р (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ МНОГОФАЗНЫМ ТИРИСТОРНЫМ ПРЕ- ОБРАЗОВАТЕЛЕМ Изобретение относится к электротехнике и может быть использовано.в тиристорных преобразователях, для подачи питания, которым находят применение длинные кабельные линии, а также два раздельных источника питания - анодного и оперативного (синхронизирующего) напряжения.Известно устройство, содержащее синхронизирующий трансформатор и каналы по числу фаэ преобразователя, каждый из которых содержит генератор пилообразного напряжения и нуль-орган, при этом выход последнего предназначен для подключения к соответствующему управляющему входу преобразователя, вход генератора пилообразного напряжения подключен к соответствующейвторичной обмотке синхронизирующего трансформатора, первичная обмотка которого подключена к питающей сети 1.(57) Изобретение относится к электротехнике. Целью изобретения является повышение надежности путем автоматизации процесса фазировки и уменьшения времени подготовки устройства к работе. После подачи питания процесс фазировки оперативного напряжения с силовым осуществляется за время, которое соизмеримо с периодом напряжения. Затем афазированное оперативное напряжение поступает на соответствующие входы канала 2 блока 1 синхронизации, канала 6 фазосдвигающего блока 5, а также на канал 10 распределителя 9 импульсов. На выходе распределителя 9 импульсов формируются основные импульсы управления тиристоров данной фазы. 5 ил,Известно устройство, содержащее блок синхронизации, состоящий из формирователей по числу фаз, входы блока синхронизации предназначены, для подключения фазных напряжений сети, фазосдвигающий блок с числом каналов, равным числу фаз, при этом вход канала фазосдвигающего блока соединен с соответствующим входом блока синхронизации, выходы блока синхронизации и фазосдвигающего блока соединены с входами распределителя импульсов, выходы которого, предназначены для подключения к управляющим электродам тиристоров преобразователя, Распределитель импульсов выполнен в виде идентичных каналов по числу фаз, каждый канал состоит из формирователя импульсов с прямым и инверсным выходами и двух элементов 2 ИЛИ-НЕ. Прямой выход формирователя импульсов распределителя импульсов соединан с вторым входом второго элемента 2 ИЛИ-НЕ канала распределителя данной фазы и с вторым входом первого элемента 2 ИЛИ-НЕ канала распределителя .предыдущей фазы. Инверсный выход формирователя импульсов распределителя импульсов соединен с первым входом первого элемента 2 ИЛИ - НЕ канала распределителя данной фазы и с первым входом второго элемента 2 ИЛИ-НЕ канала распределителя предыдущей фазы 2).Известные устройства обеспечивают работу многофазных тиристорных преобразователей только при выполнении следующих условий: синхрониэирующее напряжение тиристорного преобразователя должно быть сфазировано с анодным напряжением, при этом анодное напряжение должно иметь прямое чередование фаз. Невыполнение любого условия фазировки приводит к нарушению нормальной работы тиристорного преобразователя, что может повлечь развитие аварийного режима. При этом возможен выход из строя как элементов тиристорного преобразователя, так и механизма.Нарушение фазировки тиристорного преобразователя может иметь место у механизмов, . которые работают а горнодобывающих карьерах, шахтах и т,п. и у которых тиристорные преобразователи получают питание кабельной линией. При нарушении целостности кабеля (обрыве) или его удлинении (замене) необходимо для нормальной работы тиристорного преобразователя произвести фазировку, для чего требуется определенное время, которое затрачивается на выполнение этих работ.В современной практике находит применение питание тиристорных преобразователей синхронизирующим и анодным напряжением от различных источников.Для осуществления фазировки, особенно мощных, тиристорных преобразователей приходится выполнять сложную его ошиновку, а также затрачивать время при про. изводстве наладочных работ.Целью изобретения является повышение надежности путем автоматизации процесса фазировки и уменьшение времени подготовки устройства к работе,Указанная цель достигается тем, что в устройство,. содержащее блок синхронизации, включающий формирователь диапазона управления тиристорами по числу фаз, фазосдаигающий блок с числом каналов, равным числу фаз, вход каждого канала формирования импульсов управления тиристорами фазосдвигающего блока соединен с входом формирователя диапазона управ ления тиристоров блока синхронизации, соответствующего данному каналу формирования импульсоа управления тиристорами распределитель импульсов, выходы которого 5 предназначены для подключения к управляющим электродам тиристоров, при этом распределитель импульсов выполнен. в видеидентичных каналов по числу фаз, каждый канал включает формирователь импульсов 10 15 20 25 30 35 40 45 50 55 управления тиристорами с прямым и инверсным выходами и два элемента 2 ИЛИ-НЕ, причем инверсный выход формирователя импульсов управления. тиристорами соединен с вторым входом первого элемента 2 ИЛИ-НЕ, а прямой выход - с вторым входом второго элемента 2 ИЛИ-НЕ, при этом выходы элементов 2 ИЛИ-НЕ использованы в качестве выходов распределителя импульсов, введены блок фазироаки, а каждый канал распределителя импульсов - два триггера и два элемента 2 ИИ-ИЛИ, причем блок фазировки состоит иэ идентичных каналов по числу фаз, каждый из которых состоит из трех элементов ЗИ с двумя инверсными входами, трех элементоъ 2 И, трех триггеров и элемента 2 И - 2 И - 2 И-ИЛИ, при этом прямой вход первого элемента ЗИ соединен с первым инверсным входом второго и третьего элементов ЗИ, а также с первым входом первого элемента 2 И элемента 2 И"2 ИИ-ИЛИ, прямой вход второго элемента ЗИ соединен с вторым инверсным входом первого и третьего элементов ЗИ, а также с первымвходом второго элемента 2 И элемента 2 И 2 ИИ-ИЛИ, прямой вход третьего элемента ЗИ соединен с первым инверсным входом первого элемента ЗИ и вторым инверсным входом второго элемента ЗИ, а также с пер-. вым входом третьего элемента 2 И элемента 2 ИИИ-ИЛИ, выход первого элемента ЗИ соединенс первым входом первого элемента 2 И, выход второго элемента ЗИ соединен с первым входом второго элемента 2 И, выход третьего элемента ЗИ соединен с первым входом третьего элемента 2 И, вторые входы элементов 2 И соединены между собой, а выходы элементов 2 И.соединены сустановочными входами соответствующих триггеров, при этом выход первого триггера соединен с вторым входом первого элемента 2 И элемента 2 ИИ 2 И-ИЛИ, выход второго триггера - с вторым входом третьего элемента 2 И элемента 2 ИИ 2 И-ИЛИ, выход третьего триггера с вторым входом третьего элемента 2 И элемента 2 И.-2 ИИ.ИЛИ выход элемента 2 ИИИ-ИЛИ. использован в качествевыхода соответствующего канала блошка фазироаки и соединен с входом формирователя . диапазона управления тиристороа блока синхронизации соответсвующего каналу Формирования импульсов управлениятиристоров, в качестве входов канала блока фазировки использованы первые входы элементов ЗИ, предназначенные для подключения фазных напряжений оперативной сети, а также вторые входы элементов 2 И, 5. предназначенные для подключения фазных напряжений силовой сети, соответствующих каналу формирования импульсов управления тиристоров, при этом выход каждого канала блока фазировки соединен 1 с О-входами триггеров соответствующего канала распределителя импульсов, счетный С-вход первого триггера одного канала распределителя импульсов соединен с выходом другого канала блока фазировки, а 15 счетный С-вход второго триггера первого канала распределителя импульсов соединен с выходом третьего канала блока фазировки, при этом в каждом канале распределителя импульсов инверсный вы ход первого триггера соединен с первым входом первого элемента 2 И первого элемента 2 ИИ-ИЛИ и первым входом первого элемента 2 И второго элемента 2 ИИ-ИЛИ, инверсный выход второго 25 триггера соединен с первым входом второго элемента 2 И первого элемента 2 ИИ-ИЛИ и первым входом второго элемента 2 И второго элемента 2 ИИ - ИЛИ, выход первого . элемента 2 ИИ-ИЛИ соединен с первым 30 входом первого элемента 2 ИЛИ - НЕ, выход второго элемента 2 И - 2 И-ИЛИ соединен спервым входом второго элемента 2 ИРИНЕ, при этом второй вход первого элемента 2 И первого элемента 2 И - 2 И-ИЛИ и второй 35 вход первого элемента 2 И второго элемента 2 ИИ-ИЛИ одного канала распределителя импульсов соединены соответственно с прямым и инверсным выходами формирователя импульсов управления тиристорами: 40 третьего канала распределителя импульсов, при этом входы формирователя импульсов управления тиристорами каждого канала распределителя импульсов подключены к выходам соответствующих каналов блока 45 синхронизации и фазосдвигающего блока, выходы формирователя импульсов управле-. ния тиристорами каждого канала соединены с вторыми входами элементов 2 ИЛИ-Н Е данного канала. 50На фиг, 1 изображена блок-схема устройства для управления многофазным тиристорным преобразователем; на фиг. 2 - функциональная схема одного канала распределителя импульсов управления тири сторов, подключенных к одной фазе питающей сети; на фиг. 3 - функциональная схема одного канала блока фаэировки, на фиг, 4 - временные диаграммы, иллюстрирующие,работу блока фазировки; на фиг, 5- временные, диаграммы, иллюстрирующиеработу распределителя импульсов.Устройства содержит блок 1 синхронизации, включающий формирователи 2-4 диапазона управления тиристорами по числу фаз, фазосдвигающий блок 5 с числом кана.- лов 6-8, равным числу фаз, вход каждого канала 6-8 формирования импульсой упрарления тиристорами фазосдвигающего блока 5 соединен с входом формирователя 2-4 диапазона управления тиристоров блока 1 синхронизации, соответствующего данному каналу формирования импульсов управле-, ния тиристорами, распределитель 9 импуль- сов, выходы которого предназначены для подключения к управляющим электродам тиристоров, при этом распределитель 9 импульсов выполнен в виде идентичных кана, лов 10-12 по числу фаз, каждый канал 10-12 распределителя 9 импульсов включает формирователь 13 импульсов управления тиристорами с прямым и инверсным выходами и два элемента 2 ИЛИ - НЕ 14, 15, причем инверсный выход формирователя 13 импульсов управления тиристорами соединен с вторым входом элемента 2 ИЛИ-НЕ 14, а . прямой выход - с вторым входом элемента 2 ИЛИ - НЕ 15, при этом выходы элементов 2 ИЛИ - НЕ 14 и 15 использованы в качестве выходовраспределителя 9 импульсов. В устройства введены блок 16 фазировки, а в каждый канал 10-12 распределителя 9 импуЯьсов - два триггера 17 и 18 и два элемента 2 И - 2 И - ИЛИ 19 и 20,Блок 16 фазиравки состоит из идентичных каналов 21-23 по числу фаз, каждый из которых состоит из трех элементов ЗИ 24 - 26 с двумя инверсными входами, трех элементов 2 И 27-29, трех триггеров 30 - 32 и элемента 2 И - 2 И - 2 И - ИЛИ 33, Прямой вход элемента ЗИ 24 соединен с первым входом . первого элемента 2 И элемента 2 И - 2 ИИИЛ И 33, прямой вход элемента ЗИ 25 соединен с вторым инверсным входам элемента ЗИ 24 и элемента ЗИ 26, а также с первым входом второго элемента 2 И элемента 2 И 2 И - 2 И - ИЛИ 33, прямой вход элемента ЗИ 26 соединен с первым инверсным входом элемента ЗИ 24 и вторым инверсным входом элемента ЗИ 25, а также с первым входом третьего элемента 2 И элемента 2 ИИ - 2 ИИЛИ 33, Выход элемента ЗИ 24 соединен с первым входом элемента 2 И 27, выход элемента ЗИ 25 соединен с первым входом элемента 2 И 28, выход элемента ЗИ 26 соединен с первым входом элемента 2 И 29, вторые входы элементов 2 И 27 - 29 соединены между собой. Выходы элементов 2 И 27- 29 соединены с установочными входами соответствующих триггеров 30 - 32, Выходго элемента 2 И элемента 2 И - 2 И-ИЛИ 20 канала 10 распределителя 9 импульсов соединены соответственно с прямым и инверсным выходами формирователя 13 импульсов управления тиристорами какала 11 распрЕделителя 9 импульсов, Второй вход второго элемента 2 И элемента 2 ИИИЛИ 19 и второй вход второго элемента 2 И . элемента 2 ИИ-ИЛИ 20 канала 10 распределителя 9 импульсов соединены соответственно с прямым и инверсным выходами формирователя 13 импульсов управления тиристорами какала 12 распределителя 9 импульсов. Входы формирователя 13 импульсов управления тиристорами каждого канала 10-12 распределителя 9 импульсовподключены к вцходам соответствующих 45 50 55 триггера 30 соединен с вторым входом первого элемента 2 И элемента 2 ИИИИЛИ ЗЗ,-выход триггера 31 - с вторым входом второго элемента 2 И элемента 2 И 2 ИИ-ИЛИ 33, выход триггера 32 " с вто рцм входом третьего элемента 2 И элемента 2 ИИ - 2 И-ИЛИ 33, Выход элемента 2 И 2 ИИ-ИЛИ ЗЗ. использован в качестве выхода соответствующего канала 21-23 блока 16 фазировки и соединен с входом 10 формирователя 2-4 диапазона управления тиристоров блока 1 синхронизации, соответствующего каналу формирования импульсов управления тиристоров. В качестве входов канала 21-23 блока 16 фазировки 15 использованы первые входы элементов ЗИ 24 - 26, предназначенные для подключения фэзных напряжений оперативной сети, а также вторые входы элементов 2 И 27 - 29, предназначеннце для.подключения фазных 20 напряжений силовой сети, соответствующих каналу формирования импульсов управления тиристоров.Выход каждого канала 21-23 блока 16 . фазироаки также соединен с О-входами 25 триггеров 17 и 18 соответствующего канала 10-12 распределителя 9 импульсов, счетный С-вход триггера 17 канала 10 распределителя 9.импульсов соединен с выходом канала 22 блока 16 фазировки, счетный С вход триггера 18 канала 10 распределителя 9 импульсов соединен с выходом канала 23 блока 16 фазировки. В каждом канале 10 - 12 распределителя 9 импульсов инверсный выход триггера 17 соединен с первыми входа ми первых элементов 2 И элементов 2 ИИ - ИЛИ 19 и 20; инверсныйвыход триггера 18 соединен с первыми входами вторых элементов 2 И элементов 2 И - 2 И-ИЛИ 19 и 20, выход элемента 2 И - 2 И-ИЛИ 19 соеди нен с первым входом элемента 2 ИЛИ-НЕ 14. Второй вход первого элемента 2 И элемента 2 ИИ-ИЛИ 19 и второй вход первоканалов 2-4 блока 1 синхронизации и каналов 6-8 фазосдвигающего блока 5.Устройство работает следующим образом.На вх, 1-3 каналов 21 - 23 блока 16 фазировки подают оперативное напряжение, нэвх, 4 - силовое напряжение. На диаграммах40-60 (фиг. 4) показаны состояния элементов блока 16 фазировки, которые указаныследующим образом; канал, элемент в этомканале.Фазы напряжений, приведенные на диаграммах 34-39, представляют один из возможных вариантов,Сигналы на выходе элементов ЗИ 24-26,которые получаются путем совпадения сигнала одной фазы и инверсных сигналов двухдругих фаз оперативного напряжения, приведены на диаграммах 40-42. Элементы ЗИ24-26 каналов 21-23 работают одинаково ипоэтому диаграмма их работы приведенаодин раз. Затем эти сигналы на элементах2 И 27 - 29 канала 21-23 блока 16 фазировкисравниваются с сигналом фазы силового напряжения, приходящего на вх. 4 канала 21-23 (диаграмма 43-51), после чего на выходеодного иэ элементов 2 И 27 - 29 появляетсяимпульсная последовательность (диаграмма 45, 47, 49), идентифицирующая фазу оперативного напряжения, которая взводитсоответствующий триггер 30-32 каналов21 - 23 (диаграмма 53, 55, 56), В результатеэтоо на выходе элемента 2 ИИ - 2 И-ИЛИ33 будет присутствовать сигнал фазы оперативного напряжения, который соответствует по фазе силовому напряжению .диаграмма 58-60), Таким образом происходит фазировка оперативного напряжения ссиловым.Затем сфазированное оперативное напряжение поступает на блок 1 синхронизации, фаэосдвигающий блок 5, а также враспределитель 9 импульсов, С выходовблока 1 синхронизации и фазосдвигающегоблока 5 сигналы этих блоков поступают наформирователь 13 импульсов управлениятиристорами канала 10-12 распределителя9 импульсов, на выходе которого формируются основные импульсы управления тиристо рами,Сигналы каналов 21-23 блока 16 фазировки соответствуют по фазе напряжениюна тиристорах и представлены в обратной ипрямой последовательности на диаграммах61-63 (фиг. 5), где цифрой указана последо-.вательностьь работы тиристоров. Основные импульсы управления тиристорами представлены,на диаграммах 64- 69,где для наглядности импульсыуправления изображены посередине фаэ. ных напряжений.Триггеры 17 и 18 каналов 10-12 распределителя 9 импульсов, на входы которыхпоступают напряжения с выходов каналов 521-23 блока 16 фазировки, в зависимостиотфазы напряжений устанавливаются в требуемое состояние (диаграмма 70-75). Высокийуровень сигнала инверсного выхода триггера 17(18) разрешает прохождение основных 10импульсов с выходов формирователя 13 импульсов другой (третьей) фазы через элемент 2 ИИ-ИЛИ 19 (20), а низкий уровеньсигнала триггера 18 (17) запрещает прохождение импульсов третьей (другой) фазы. Дополнительные импульсы управлениятиристоров формируются на выходе элементов 2 ИИ-ИЛИ 19,20 (диаграмма 7681), а на элементах 2 ИЛИ-НЕ 14,15суммируются с Основными импульсами (диаграмма 82-87). Таким образом происходитформирование импульсов управления тиристорами независимо от порядка чередования фаз силового напряжения.Из анализа работы распределителя импульсов, видно, что при изменении чередования фаз силового, напряжения изменяется"физическая" очередность работы тиристоров в группах, но.при этом сохраняется необ-.ходимая последовательность включения 30тиристоров, которая соответствует силовомунапряжению.Процесс фазировки оперативного напряжения с силовым, как следует из анализадиаграмм 34-60, осуществляется за время, 35которое соизмеримо с периодом напряжения,После окончания процесса фазировкираспределитель импульсов управления тиристоров через время, равное периоду на-. 40пряжения сети, готов к работе.Таким образом, время подготовки устройства для управления многофазным тиристорным преобразователем к работе послеподачи оперативного и силового напряжений составляет не более 40 мс, что значительно меньше времени, затрачиваемого,для осуществления фаэировки напряженийтиристорного преобразователя.При этом. процесс фазировки напряжений полностью автоматизируется,Предлагаемое устройство позволяетувеличить время нормзльыой работы механизмов без сбоев и аварий.Формула изобретения 55Устройство для управления многофазным тиристорнцм преобразователем, со-,держащее блок синхронизации,включающий формирователь диапазона управления тиристорами по числу фаз, фазосдвигающий блок с числом каналов, равным числу фаз, вход каждого канала формирования импульсов управления тиристорами фаэосдвигающего блока соединен с входом формирователя диапазона управления тиристоров блока синхронизации, соатветству-. ющего данному каналу формирования импульсов управления тиристорами, распределитель импульсов, выходы которого предназначены для подключения к управляющим электродам тиристоров, при этом распределитель импульсов выполнен в виде идентичных каналов по числу фаэ, каждый канал включает формирователь импульсов управления тиристорами с прямым и инверсным выходами и два элемента 2 ИЛИ-НЕ, причем инверсный выход формирователя импульсов управления тиристорами соединен с первым входом первого элемента 2 ИЛИ - НЕ, а прямой выход - с первым входом второго элемента 2 ИЛИ-НЕ, при этом выходы элементов 2 ИЛИ - НЕ использованы в качестве выходов распределителя импульсов, о т л и ч а ю ш е е с я тем, что, с целью повышения надежности путем автоматизации процесса фазировки и уменьшения времени подготовки устройства к работе, в него введены блок фазировки, в каждый канал распределителя импульсов - два триггера и два элемента 2 И - 2 И - ИЛИ, причем блок фазировки состоит из идентичных каналов почислу фзэ, каждый иэ которых состоит из трех элементов ЗИ с двумя инверсными входами, трех элементов 2 И, трех триггеров и элемента 2 И - 2 И - 2 И - ИЛИ, при этом прямой вход первого элемента ЗИ соединен с первым инверсным входом второго и третьего элементов ЗИ, а также с первым входом первого элемента 2 И элемента 2 И - 2 И - 2 И - ИЛИ, прямой вход второго элемента ЗИ соединен с вторым инверсным входом первого и третьего элементов ЗИ, а также с первым входом второго элемента 2 И элемента 2 И - 2 И - 2 И-ИЛИ, прямой вход третьего элемента ЗИ соединен с первым инверсным входом первого элемента ЗИ и вторым инверсным входом второго элемента ЗИ, а также с первым входом третьего элемента 2 И элемента 2 И - 2 И - 2 И - ИЛИ, выход первого элемента ЗИ соединен с первым входом первого элемента 2 И, выход второго элемента ЗИ соединен с.первым входом второго элемента 2 И, выход третьего элемента ЗИ соединен с первым входом третьего элемента 2 И, вторые входы элементов 2 И соединены между собой, авыходы элементов 2 И,соединены с установочными входами соответствующих триггеров, при этом выход первого триггера соединен с вторым входом первого элемвнта 2 И элемента 2 ИИИ-ИЛИ, выход второго триггера - с вторым входом второго элемента 2 И элемента 2 ИИИ-ИЛИ, выход третьего триггера - с вторым входом третьего элемента 2 И элемента 2 ИИИИЛИ, выход элемента 2 И - 2 ИИ-ИЛИ использован в качестве выхода . соответствующего канала блока фаэировки и соединен с входом формирователя диапазона управления тиристоров блока синхронизации, соответствующего каналу формирования импульсов управления тиристоров, в качестве входов канала блока фазировки использованы первые входы элементов ЗИ, предназначенные для подключения фазных напряжений оперативной сети, а также вторые входы элементов 2 И, предназначенные для подключения фазных напряжений силовой сети, соответствующих каналу формирования импульсов управления тиристоров, при этом выход каждого канала блока фазировки соединен с О-входами триггеров соответствующего канала распределителя импульсов, счетный С-вход первого триггера одного канала распределителя импульсов соединен с выходом другого канала блока фазировки, а счетный С-вход второго триггера первого канала распределителя импульсов соединен с выходом третьего канала блока фазировки, при этом в каждом канале распределителя импульсов инверсный выход первого триггера соединен с первым .входом первого элемента 2 И первого элеМента 2 ИИ-ИЛИ и первым входом первого элемента 2 И. второго элемента 2 ИИИЛИ, инверсный выход второго триггера соединен с первым входом второго элемента 2 И первого элемента 2 ИИ-ИЛИ и первым 5 входом второго элемента 2 И второго элемента 2 И-И-ИЛИ, выход первого элемента 2 ИИ-ИЛИ соединен с первым входом первого элемента 2 ИЛИ-НЕ, выход второго элемента 2 ИИ-ИЛИ соединен с первым 10 входом второго элемента 2 ИЛИ-НЕ, приэтом второй вход первого элемента 2 И первого элемента 2 ИИ-ИЛИ и второй вход первого элемента 2 И второго элемента 2 И 2 И-ИЛИ одного канала распределителя им пульсов соединены соответственно спрямым и инверсным выходами формирователя импульсов управления тиристорами другого канала распределителя импульсов, второй вход второго элемента 2 И первого 20 элемента 2 ИИИЛИ и второй вход второго элемента 2 И второго элемента 2 ИИИЛИ одного канала распределителя импульсов соединены соответственно с прямым и инверсным выходами формирова теля импульсов третьего канала распределителя импульсов, при этом входы формирователя импульсов управления ти.ристорами каждого канала распределителя импульсов подключены к выходам соответ. ствующих каналов блока синхронизации ифазосдвигающего блока, а выхбды формирователя импульсов управления тиристорами каждого канала соединены с вторыми входами элементов 2 ИЛИ-НЕ данного ка нала.