Селектор импульсно-временного кода

40 Изобретение относится к импульсной технике и может использоваться в системах передачи инФормации для декодирования принимаемых импульсно в времен 5 ных кодов.Цель изобретения - расширение области применения селектора за счет возможности перестройки его временной базы и позиций импульсов кода, ОНа Фиг. 1 представлена структурная схема селектора; на Фиг. 2 - Функциональная схема блока аналогоциФрового преобразования; на Фиг.3 Функциональная схема йычислителя; на 5 Фиг, 4 - Функциональная схема блока памяти; на Фиг. 5 - Функциональная схема блока временной селекции.Селектор содержит (Фиг.1) блок 1 аналого-циФрового преобразования, 20 вычислители,2 1-21 блок 3 памяти и блок 4 временной селекции.Блок аналого-циФрового преобразования содержит (Фиг.2) аналого-циФ- ровой преобразователь 5, элемент 25 ИПИ 6, триггер 7, компаратор 8, счетчик 9 импульсов, Формирователи О и 11 импульсов и регистр 12 памяти.Вычислитель содержит (Фиг 3) элемент ИЛИ 13, регистр 14 памяти, ком мутатор 15, второй, третий, первый сумматоры 16, 17 и 18, третий, четвертый, первый второй компараторы 19, 20, 21 и 22, элемент И 23, первый и второй Формирователи 24 и 25 импульсов.Блок памяти содержит (Фиг, 4 элементы И 31 И 26, элементы И 27, элементы 28 запрета, коммутаторы 29 и регистры 30 памяти.Блок временной селекции содержит (Фиг, 5) Формирователи 31 и 32 импульсов и дешиФратор 33.На первые входы уставок подаются в двоичном коде величины Тф Л , 45 ,Т 1,+ д, На вторые входы уставок подаются в двоичном коде величины т +д т + 1,где т . - -й временной кодовый интер 1вал между 1-м и последним 50импульсом кода;Д - величина интервала декодирования, определяющая границудопустимого уменьшения временного интервала относитель но номинального;д - вепичина интервала декодирования, определяющая границу допустимого увеличенияинтервала декодирования относителъно номинального.На третьи и четвертые входы уставок подаются коды величин -411, и Л И 1,определяющих допустимый интервал разброса амплитуд импульсов одной и тойже кодовой посылки. Величина 311, подается в обратном коде. На пятые входы уставок подается код величины 11офопределяющий порог амплитуды принимаемых импульсов.Селектор работает следующим образом.После включения питания на входначальной установки (в момент времени 1 п) подается импульс, по которому обнуляется регистр 12 в блоке 1.С четвертого выхода блока 1 импульсустанова поступает на установочныевходы вычислителей 2 и блока 3, обнуляя в них регистры 14 и 30. На вторыхи третьих выходах блька 1, выходах блока 3 и вторых выходах вычислителей 2устанавливаются нулевые значения.При поступлении в момент й пер 1вого импульса сигнала на инФормационный вход. блока 1 его амплитуда преобразуется в та-разрядный код, при пре-,вьппении амплитуды импульса величины11 О (нижнего порога амплитуды) в блоке 1 запускается преобразователь временногоинтервала в код, который измеряет в двоичном коде задержку междупредыдущим и последующим импульсами,л лт. е. .,=-1, с=С э,1. в, с .1-11-Е 1- %.1=Е%-Е%. тгде Г; - задержка (временные интервалы) между импульсами;й; - моменты времени поступленияимпульсов,Так как,измерение временных интервалов начинается в момент поступления первого импульса, то С =И иПосле поступления каждого импульсасигнала блок 1 после измерения егопараметров (амплитуды, задержки)и Формирования двоичного кода параметров импульсов Формирует импульссинхронизации, который с первого выхода поступает на тактовые входы вычислителей 2 и блоков 3 и 4.Вычислители 2 по тактовым импульсам от блока 1 производят суммирование кодов задержек между импульсами,причем каждый вычислитель 2 опреде 1ляет временной интервал Б;= ,+ +,л лпока накапливаемый в вычислителе ре- совпадении с учетом допустимого раээультат суммирования находится в пре- броса по параметрам кодов амплитудделе Б;(Т;-Л,.и вычисленных кодов задержки на вто.Если Т;-3(Б (Т +д , т.е, интервап рых выходах тех вычислителей 2, гдемежду последним импульсомкода и 1-м им- это произошло, устанавливается уро 5пульсом соответствует заданному кодо- вень логической единицы. Эти уровнивому интервалу, а амплитуды первого поступают на соответствующие информаи последнего импульсов (образующих ционные входы блока 4 временной сеинтервал Т;) имеют разброс не более 1 О лекции, котоРый по импульсу синхрониэаданного (-Л,1 3112), то нл выходе зации, поступающему на его тактовыйвычислителя 2; формируется единичный вход, формирует на одном из своихуровень напряжения. выходов импульс декодирования постуЕсли Я; Т +д , то в анализируемом пившего импульсно-временного кода.отрезке времени не было иМпульсов, 15 Выход, на котоРом формируется имзадержка между которыми соответствует пульс, определяется номером поступивзаданному кодовому интервалу Т . Так шего кода, которых может быть откак ожидаемый кодовый интервал может до г, причем г(2содержаться в последующем отрезке После поступления последнего имвремени, то поиск искомого кодового 20 пульса кода, если в течение временивременного интервала в сигнале следует Т, -С, где Т,- 6 аэа наиболееначать с момента времени Я,. - Г, сум- продолжительного по времени кода, иммированием с разностью (Б. - ) сле- пульсы на информационный. вход селекдующих вновь поступающих кодов вре- тора не поступают, блок 1 воэвращаетмени, повторяя указанный алгоритм. 25 ся в исходное состояние и формируетБлок 3 при поступлении на его пер- импульс установа на вычислители 2,вый и вторые информационные входы кода блок 3, который возвращает их в испараметров импульсов записывает эти ходное состояние.коды по импульсу синхронизации, по- Припоступлении на информационныйступающему на тактовый вход. вход следующих кодовых сигналов, сеНа каждый из первых выходов бло" лектор обраблтывает их по указаннока,З выдается значение кода первого му выше алгоритму.записанного в процессе суммирования Для настройки селектора на декодивычислителями 2 импульса. рование импульсно-временных кодов сВычислитель 2 вычитает из Б. эна- другими кодовыми временными структу 35чение кода задержки между вторым и . рами достаточно подать на первые ипервым импульсами, участвующими в вторые входы уставок новые двоичныесуммировании, который поступает иэ коды, при необходимости измененияблока 3 на третьи информационные вхо- величин разброса амплитуд импульсады вычислителя 2 и формирует на пер О в сигнале, по третьему, четвертомувом выходе импульс сброса, который и пятому входлм устлвок задаются друпоступает на соответствующий устано- гие двоичные коды. После подачи упвочный вход блока 3. равляющих сигналов селектор настроенБлок 3 по поступлении импульса для селектирования кодовых сигналовсброса начинает выдавать на соответ с новой структурой.ствующем первом выходе значение кода Блок 1 преобразует импульсы сигназадержки между третьим и вторым им- ла следующим образом (фиг.2),пульсами. Таким образом, но мере по- При поступлении в момент времениступления импульсно-временного сиг- первого импульса сигнала на иннала на информационный вход селек р формационный вход блока 1 амплитудатора каждый из вычислителей 2 произ- импульса лнлпого-цифровым преобразоводит, используя коды задержек (вре- вателем 5 преобрлэуется в ш-разрядныймени) и амплитуд импульсов, вычис- код, который поступает на первые вхоление и сравнение полученных кодов ды комплрл 1 орл Я,параметров импульсов и задержек с за 55При превышении амплитуды импульсаданными для данного кодового интер- величпны 11(пгмгего порога) на выховала, причем каждыи вычислительде компа 11 лто 1 л 8 появляется импульсопределяет параметры 1.-го импульса ПО ПЕРЕДПС Ю Ь 1 гептУ КОТОРОГО ЗаПУСКакода относительно последнего, При ется фор 1 п 11 олл гель 10 Так как в мо 1562974мент времени 1 импульсом начальногооустанова триггер 7 был установленН нулевое состояние, сигнал единичного уровня с его инверсного выходачерез элемент ИЛИ 6 запрещает счетчи 5ку 9 счет тактовых импульсов, поступающих по тактовому входу селекторана счетный вход счетчика 9, По заднему Аронту импульса с выхода Аорми 10ронателя 10 значение кода амплитудыс выхода преобразователя 5 и значеНие кода временного интервала с выходов счетчика 9 (для первого импульса, поступающего в момент времени С 11 15равное нулю) заносится н регистр 12,Одковременно по заднему фронту импульса с выхода Аормирователя 10 запускается формирователь 11, импульсомс выхода которого (по переднему Аронту) триггер 7 устанавливается в едиНичное состояние, на его инверсномВыходе устанавливаетея сигнал нулевого уровня, который через элементИЧИ б поступает на установочный вход 25счетчика 9, разрешая последнему поокончании импульса малой длительности (длительность импульса выбираетсяиз условия надежного обнуления счетчика) с выхода формирователя 11 счетимпульсов, поступающих по тактовомуВходу. Кроме того, на инверсном выходе триггера 7 действие импульса уста, нова прекращается для вычислителей 2и блока 3, и, тем самым, разрешается15их работа. Импульс с выхода формирователя 11 поступает на тактовые входывычислителей 2, блоков 3 и 4. Данные из регистра 12 поступают в блоки 2 и 3.40При поступлении следующих импульсон сигнала процессы преобразованияПовторяются,Если после поступления какого-либоимпульса на инАормационный вход сле 45дующий импульс не поступает за время,большее максимальной временной базыкода, то счетчик 9 продолжает счетимпульсон до переполнения, с выхода Римпульс переполнения поступает навторой вход. установки в нуль триггера 7, который возвращается в исходное1 нулевое ) состояние и. возвращает через элемент ИЛИ 6 в это же состояние счетчик 9,Вычислитель 2 работает следующимобразом (Лиг,3).В исходном состоянии регистр 14обнулен импульсом, поступающим на установочный вход, При включении в работу блокаимпульс установа снимается. Так как регистр 14 обнулен, а по первому входу установки подается величина Т.+Л М, то на выходе 11больш 1 е компаратора 22 потенциал нулевого уровня, на выходе Аормирователя 24 отсутствует импульс, при этом коммутатор 15 установлен так, что на его выход коммутируется двоичный код, поступающий по первому инАормационному входу от блока 1.На входы сумматора 18 поступает значение кода от регистра 14 (равное нулю н переходном состоянии) и код задержки от блока 1. По заднему Аронту каждого импульса синхронизации. значение суммы переписывается в регистр 14, н котором накапливается сумма кодов задержки между импульсами 8 = , +с+,,е При достижении этой суммой значения Т;-Д(Я Т.+ В на выходах соответственно "Больше" и "Меньше". компараторов 21 и 22 появляются сигналы уровня логической единицы. Если и значение кода амплитуды последнего импульса, поступающее по вторым инАормационным входам не превышает значений У -д (11 (Ц +Л1 О 1 21 где Ц П соответственно коды ;амплитуды первого и последнего импульсов, причем код П -д Аормируется на выхо 1 1дах сумматора 16, а код П + ь- на1 выходах сумматора 17, то на выходах компараторов 19 и 20 Аормируются сигналы логической единицы, а следовательно, и на выходе элемента И 23 тоже формируется сигнал логической единицы, который соответствует декодированию в принимаемом сигнале 1-го временного интервала. Возможен случай, когда при поступлении сигналов, отличных от ожидаемых кодовых, в регистре 14 появится значение Б.) Т. + Д, . В этом случае на выходе Больше компаратора 22 Аормируется сигнал логической единицы, по фронту которого Аормирователь 24формирует импульсна время действиякоторого коммутатор 15 установится таким образом, что на его выходе будет код, поступающий с третьих инАормационных входов (значение задержкивторого импульса относительно первогоимпульса. в процессе суммирования),Величина кода задержки с третьихинформационных входов поступает в обратном коде, и на выходе сумматора 18сформируется код разности (Я. -).По заднему Фронту импульса с выхода Формирователя 24 величина (Я. - С)запишется н регистр 14, а коммутатор15 по окончании этого же импульсапереключится в исходное состояние, Позаднему Фронту импульса с выхода формирователя 24 запустится формирователь 25 и с его выхода импульс сбросапоступит на блок 3. При поступленииследующих импульсов и кодов процессыповторяются,Блок 3 работает следующим обра -зом (фиг,4),В исходном состоянии (с моментавремени й и до поступления первогоимпульса еелектируемого сигнала) импульсом начального установа все регистры 30 обнулены.При поступлении первого импульсав момент времени 1 на блок 1 снимается импульс устанона и по заднемуфронту тактового импульса в разряды(1 с+1),(1 с+ш) регистра 30, записывается значение кода амплитуды первого импульса, а в разряды 11 - единицы, т.к. на входы ПП поданапостоянная "1", Состояние регистра30 не изменяется, т,к. код задержкидля первого импульса равен нулю, Попоступлении второго импульса селектируемого сигнала по тактовому импульсу в разряды (1 с+1),(1 с+щ) регистра 301 записывается значение егокода амплитуды, в разряды 1,1 с записывается "1", а в регистр 30записывается; в разряды 1,Е - "1", вразряды (1 с+1)(1 с+в) значение кодаамплитуды первого импульса, в разряды (1 с+ггг+1)(1 с+т+и) - значение кода задержки второго импульса относительно первого. По поступлении последующих импульсов синхронизации происходит запись и сдвиг в регистрах30,30;. кодов параметров импульсов. На выходы блока 3, например, дляпервой позиции кода поступает (и+и)разрядный код параметров первого импульса, что обеспечиваетсясравнениемсостояний первых разрядов предыдущегои последующего регистров 30, причем,только при комбинации "1" в первомразряде предшествующего регистра 30ни 0 в первом разряде последующегорегистра ЗО; на выходе соответствующего элемента 28 ; эапрета по 1явится уровень логической "1", кото 562974 1 Орый разрешит прохождение (г+и)-разрядного кода через коммутатор 29 иэлемент ИПИ 2 б. При поступлении им 5пульсон сброса на установочные входы, например, на первый устаггоночггвход от вычислителя 2 при Я,) т,+ Л,импульс сброса через элемент 7И1,поступит на вход К, регистра 30 иустановит его первый разряд н нулевое состояние.На выходе элемента И 27 . установится сигнал "0", а на выходе элемента 281 (.запрета установитсяая раэреши 1 прохождениекода параметров нторого импульса свыхода регистра 30;, через коммутатор 29 1;.,1 и элемент ИЛИ 2 б, навыходы блока 3. Таким образом, при20 поступлении кодов параметров импульсон и импульсов синхронизации блок 3обеспечивает выдачу на каждый изсвоих 1 выходов кода первого поступившего импульса. По поступлении им 25 пульсов сброса код на выходах блока 3 выдается для второго и последующих импульсов и зависимости от количества импульсон сброса для каждого из первых, вторых выходов. Присдвиге (эаписи 1 кодов параметров первого анализируемого импульса н регистр 30 г значение кодов параметровимпульсов из этого регистра 30 ныРдается через коммутаторы 2 а 1Ф,291, , которые управляются зна 35в вчением (наличием) 1 н разрядах11 с регистра 30,.Блок 4 временной селекции работает следующим образом (Фиг.5).40 При поступлении на тактовый входимпульса синхронизации Формирова"тель 31 Форгирт ет импульс, длительность которого выбирается несколькобольше времени выполнения операцийи задержки н вычислителях 2. По заднему фронту импульса с выхода Формирователя 31 эапускается Формирователь 32, оггредегяючий длительностьвыходного сигнала, импульс с выходакоторого оступает на стробирующийвход дешифратора 33. При наличии наинформационных входах дешифратора 33сигналов с выходов вычислителей 2 навыходе дешгр тора ЗЗ, соотнетстнуюЕ 1 ем дешифрруемой кОдОВОЙ комбинацииуФормируетс я, с,Селектор 1 .уьсно-временного кода имеет раев р нные функциональныевоэможности и 1равнению с известным11 15629 за счет того, что декодирование различных групп импульсно-временных кодов обеспечивается сменой значений установочных сигналов. 74 12вычислителей, вторые вьхолы вьгчислиРтелеи соединены с одноименными информационными входми блока временной селекцииФ о р м у л а изобретения 1. Селектор импульсно-временного ода, содержащий блок аналого-цифро ного преобразования, информационный вход которого является информационным ходом селектора, и блок временной селекции, выходы которого являются выходами селектора, о т л и ч а юп и й с я тем, что, с целью расширения области применения селектора за счет воэможности перестройки его временной базы и позиций импульсов кода, в него введены блок памяти и вычислители, первые и вторые входы уставок вычислителей являются соответственно первыми и вторыми входами уставок селектора, одноименные трет 1 ьи и четвертые вхОды уставок вычислителей объединены соответственно и являются третьими и четвертыми входа- мИ уставок селектора, тактовый вход. вХоды уставки и вход начальной установки блока аналого-цифрового преобразования явпяются соответственно тактовым входом, пятыми входами уставок и входом начальной установки селектора, первый выход блока аналогоцифрового преобразования соединен с,тактовыми входами вычислителей, бЛока временной селекции и блока памяти, вторые и третьи выходы блока аналого-цифрового преобразования сОединены с одноименными соответствЕнно .первыми и вторыми информационными входами вычислителей и блока памяти, четвертый выход блока аналогоцифрового преобразования соединен с установочными входами вычислителей и первым установочным входом блока памяти, первые выходы вычислителей соединены с одноименными вторыми устанбвочными входами блока памяти, первые и вторые выходы которого соединены соответственно с одноименными третьими информационными входами и одноименными пятыми входами уставок 2. Селектор по и. 1, о т л ич а ю щ и й с я тем, что вычислитель содержит элемент ИЛИ, регистр, 10 коммутатор, сумматоры, компараторы,элемент И и формирователи импульсов,выход первого формирователя импульсовсоединен с входом второго формирователя импульсов, управляющим входом 15 коммутатора и первым входом элемента ИЛИ, выход которого соединен стактовым входом регистра, выходы регистра соединены с одноименными первыми входами первого,. второго компараторов и первого сумматора, выходы коммутатора соединены с одноименнымивторыми входами первого сумматора, выходы которого соединены с одноименными информационными входами регист ра, выходы второго и третьего сумматоров соединены с одноименными первыми входами соответственно третьегои четвертого компараторав, выходыпервого, третьего, четвертого компа раторов и первый выход второго компаратора соединены соответственно спервым, вторым, третьим и четвертымвходами элемента И, второй выход второго компаратора соединен с входомпервого формирователя импульсов, второй вход элемента ИЛИ, вход установ 11ки в О регистра, первые информационные входы коммутатора, вторые входытретьего и четвертого компараторов, 40 вторые информационные входы коммутатора, вторые входы второго, первогокомпараторов, первые входы второго,третьего сумматоров и вторые входывторого и третьего сумматоров являются соответственно тактовым входом,установочным входом, первыми, вторыми третьими информационными входа 1ми, первыми, вторыми, третьими ичетвертыми входами уставок вычисли теля, выходы второго формирователяимпульсов и элемента И являются соответственно первым и вторым выходамиВычислителяСоставитель М, НикуленковРедактор Л. Зайцева Техред Л.Олийнык Корректор М. Самборская11 олпшс ноеТираж 653Заказ 1068ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 3035, Москва, Ж, Раушская на 0 ., д. 4/5 Производственно-издательский комбинат "1 атент",. Ужгород, ул. Гагарина, О