Способ измерения среднего значения напряжения произвольной формы и устройство для его осуществления

(51) С 01 Н 19/00 БРЕП:Н ЕТЕПЬСТВУ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(46) 15,04.85, Бюл. Р 14 (72) В.А. Иедникав и А.Н. Порынов (71) Куйбышевский ордена Трудового Красного Знамени авиационный институт им. акад. С.П. Королева (53) 621.317,7(088,8)(56) Авторское свидетельство СССР В 568150, кл. Н 03 Н 7/10, 1974.Справочник по нелинейным схемам. Под ред. Д. Шейнголда, И "Мир", 1977, с. 116-117, фиг. 2.3. 12.(54) СПОСОБ ИЗИЕРЕНИЯ СРЕДНЕГО ЗНАЧЕНИЯ НАПРЯ)КЕНИЯ ПРОИЗВОЛЬНОЙ ФОРИЫ .И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ,(57) 1. Способ измерения среднегозначений напряжения произвольнойформы, основанный на раздельноминтегрировании двух величии с нулевыми начальными условиями в течениеконечного интервала времени, о т -л и ч а ю щ и й с я тем, что, сцелью повышения точности измерения,упомянутому раздельному интегрированию подвергают сумму и разностьопорного и исследуемого напряжений,.сравнивают результаты интегрирования,по результату сравнения определяютзнак среднего значения исследуемогонапряжений, большую .из полученных врезультате интегрирования величинуменьшают по.экспоненциальному закону до меньшей и о интервалу времени, отсчитанному от начала уменьшения большей величины до моментаее сравнения с меньшей, судят особственно среднем значении исследуемого напряжений. 2. Устройство для измерения среднего значения напряжения произвольной формы, содержащее два интегра- тора, первые сигнальные входы которых соединены с выходами соответственно первого и второго входных ключей, блок управления, первый выход которого подключен к управляющим входам обоих интеграторов, а второй выход - к управляющим входам перво" го и второго входных ключей, источник опорного напряжения, входную шину, шину синхронизации и шину запуска, соединенные соответственно с сигнальным входом первого входного Я ключа, первым и вторым входами блока управления, выходной индикатор, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены компаратор, инвертор, третий входной ключ, два коммутирующих ключа, преобразователь время-код и регистратор знака, а интеграторы снабжены вторыми сигнальными входами и д выполнены с суммированием входных напряжений, причем входы компаратора соединены с выходами интегра- фф торов,а выход - с третьим входом фф блока управления, иивертор включен между входной шиной и сигнальным входом второго входного ключа, коммутирующие ключи включены между выходами и первыми сигнальными входа- ми соответствующих интеграторов и подключены управляющими входами соответственно к третьему и четвертому выходам блока управления, информационный и управляющий входы преобразователя время-код соединеныс пятым и вторым выходами блока уп1150561 равления, а выходы - с входами выходного индикатора, входы регистратора знака подключены к шестому и седьмому выходам блока управления, а вторые сигнальные входы обоих интеграторов соединены с выходом источника опорного напряжения через третий входной ключ, подключенный управляющим входом к второму выходу блока управления.3. Устройство по п,2, о т л и - ч а ю щ е е с я тем, что блок управления состоит из трех триггеров, двух элементов И, двух элементов ИЛИ-НЕ, инвертора, трех дифференциальных звеньев, пяти разделительных диодов и резистора смещения, причем первый вход и выход первого триггера соединены соответственно с первьм и вторым входами второго триггера, одни входы первого и второго элементов И подключены к инверсному выходу второго триггера, а другие входы - соответственно к входу и выходу инвертора, вход первого дифференцирующего звена соединен с инверсным выходом второго триггера, а выход через первый разделитель ный диод - с первым входом третьего триггера, вход второго дифференци 1Изобретение относится к электро-измерительной технике и предназначено для использования при контролесредних значений сигналов, например,в установках технической диагностики 5различных промышленных объектов поспектральному составу шумов и вибрацийЦелью изобретения является повышение точности измерения.На Фиг. 1 представлена Функциональная схема устройства, реализующего предложенный способ измерениясреднего значения напряжения произвольной Формы; на фиг. 2 - временные диаграммы сигналов, отражающиесущность составных операций способаи иллюстрирующие работу данного устройства. рующего звена подключен к входу инвертора, а выход через второй разделительный диод - к второму входу.третьего триггера и через третийразделительный диод - к первомувходу первого элемента ИЛИ-НЕ, входтретьего дифференцирующего звенасоединен с выходом инвертора, авыход через четвертый разделительный диод - с вторым входом третьего триггера и через пятый разделительный диод - с первым входом второго элемента ИЛИ-НЕ, второй вход ивыход первого элемента ИЛИ-НЕ подключены соответственно к выходу ивторому входу второго элементаИЛИ-НЕ, резистор смещения включенмежду вторым входом третьего триггера и шиной нулевого потенциала, вкачестве первого, второго и третьего входов блока управления использованы соответственно первый, второйвходы первого триггера и вход инвер-,тора, а в качестве первого, второго,третьего, четвертого, пятого, шестого и седьмого выходов - соответственно выход первого, прямой выходвторого триггеров, выходы первого,второго элементов И, третьего триггера, первого и второго элементовИЛИ-НЕ. 2Устройство содержит интеграторыи 2 (Фиг, 1), снабженные двумя сигнальными входами каждый и выполненные с суммированием входных напряжений, входные ключи 3-5, коммутирующие ключи 6 и 7, источник 8 опорного напряжения, инвертор 9, компаратор 10, преобразователь 11 времякод, входную шину 12, шину 13 синхронизации, шину 14 запуска, блок 15 управления с входами 16-18 и выходами 19-25, регистратор 26 знака и выходной индикатор 27. Первые сигнальные входы интеграторов 1 и 2 соединены с выходами соответственно входных ключей 3 и 4, а вторые сигнальные входы через входной ключ 5 - с выходом источника 8 опорного напряжения. Сигнальный вход входного клю 11505ча 3 подключен к входной шине 12, Входы комларатора 10 соединены с выходами интеграторов 1 и 2. Инвертор 9 включен между входной шиной 12 и сигнальным входом входного ключа 4. Коммутирующие ключи 6 и 7 включены между выходами и первыми сигнальными входами соответственно интегра- торов 1 и 2, Выходы преобразователя 11 время-код подключены к входам вы О ходного индикатора 27. Входы 16, 17 и 18 блока 15 управления соединены соответственно с шиной 13 синхронизации, шиной 14 запуска и выходом компаратора 10. Выходы 19-25 подключе ны соответственно к управляющим : входам интеграторов 1 и 2, управляющим входам входных ключей 3-5 и преобразователя 11 время-код, управляющему входу коммутирующего ключа 6, 20 управляющему входу коммутирующего ключа 7, информационному входу преобразователя 11 время-код, первому входу регистратора 26 знака, второму входу последнего. 25В одном иэ вариантов исполнения блок 15: управления состоит из триггеров 28-30, элементов 31 и 32 И, элементов 33 и 34 ИЛИ-НЕ, инвертора 35, дифференцирующих звеньев, 30 выполненных на конденсаторе 36 и резисторе 37, на конденсаторе 38 и резисторе 39, на конденсаторе 40 и резисторе 41, разделительных диодов 42-46 и резистора 47 смещения. Первый вход и выход тригегра 28 соединены соответственно с первым и вторым входами триггера 29. Одни входы эле" ментов 31 и 32 И подключены к инверсному выходу триггера 29, а другие . - 40 входы - соответственно к входу и вы" ходу инвертора 35. Вход дифференцирующего звена 36-37 соединен с инверсным выходом триггера 29, а выход через разделительный диод 42 - с первымвходом триггера 30. Вход дифференцирующего звена 38-39 подключен к входу инвертора 35, а выход через разделительный диод 43 - к второму входу триггера 30 и через раздели" 5 О тельный диод 44 - к первому входу элемента 33 ИЛИ-НЕ. Вход дифференцирующего звена 40-41 соединен с выходом инвертора 35, а выход через разделительный диод 45 - с вторым 55 входом триггера 30 и через разделительный диод 46 - с первым входом элемента 34 ИЛИ-НЕ. Второй вход и 61 4выход элемента 33 ИЛИ-НЕ подключенысоответственно к выходу и второмувходу элемента 34 ИЛИ-НЕ. Резистор47 смещения включен между вторымвходом триггера 30 и шиной нулевогопотенциала, В качестве входов 16,17 и 18 блока 15 управления использованы соответственно первый, второйвходы триггера 28 и вход инвертора35, а в качестве выходов 19-25 -соответственно выход триггера 28,прямой выход триггера 29, выходы эле"ментов 31 и 32 И триггера 30, элементов 33 и 34 ИЛИ-НЕ,В одном иэ возможных вариантовисполнения интегратор 1(2) состоитиз операционного усилителя 48(49)с резисторами 50(51) и 52(53) насигнальных входах и с целью обратной связи, включающей в себя параллельно соединенные конденсатор54(55) и разрядный ключ 56(57).В,одном из вариантов исполнения1 преобразователь 11 время-код состоит из последовательно соединенных генератора 58 импульсов, клю"ча 59, счетчика 60 импульсов и дешифратора 61, причем управляющиевходы ключа 59 и счетчика 60 являются соответственно информационным иуправляющим входами преобразователя 11, а выходы дешифратора 61его выходами, Регистратор 26 знакасостоит из двух цепей, включающихв себя последовательно соединенныерезистор 62(63) и светодиод 64(65).Последние связаны с шиной нулевогопотенциала,Сущность предложенного способазаключается в следующем.Пусть исследуемый сигнал 0 име 5ет форму, изображенную на фиг. 2 а,В течение интервала времени Тусреднения интегрируют с нулевыминачальными условиями раздельно сумму опорного Б;и исследуемого Пзнапряжений и их разность (фиг. 2 а): О= ц И,огде Й - коэффициент пропорциональности, определяемый видоми параметрами устройств,выполняющих операцию интегрирования. При этом А и В 5могут быть величины различной физической природы (напряжение, ток, угол поворота, интервал времени) взависимости от технического 1 Осредства, реализующего операцию интегрирования.После завершения операции интегрирования результаты интегрирования А и В сравнивают и затем большую из полученных в результате интегрирования величин БУР(Ао В) уменьшают по экспоненциальному законутн3:ВОР(АОВ) е(где С и Г - соответственно моментиначала и постоянная времени экспо- о 5ненциального изменения) до меньшейьпГ(А 0 В) в течение времени, опре-,деляемом из выражениян30ВОР(АОЬ) о =1 п(АОЬ), (5)ФОтсчитывают интервал времени дС от начала момента времени иуменьшения большей величины БУР(АО В) до момента ее сравнения е меньшей 1 пй(АО В):и преобразуют его в цифровой код, являющийся выходной величиной, соответствующей с достаточно высокой точностью среднему значению входного сигнала Бз за время Т усреднения.Величина Увыбирается так, чтобы отношениебыпо достаточномалым с тем, чтобы погрешность определения среднего зна" чения сигнала не превышала наперед 55 заданной допустимой величины у .Так, для получения у( 0,077:величинадолжна быть в пределах( О, 1.Величина минимальной допустимой погрешности определяется путем разложения выражения (6) для д г. в ряд Тейлора Ои1 Ф.0 от Ьи и Оот. ОИь Фю -В 1 Оо.и 1и 1 и( 1 членами высших При 0 Т степеней данного ряда можно пренебречь. Врезультате выражение (8)приводится к виду иаОТак как 0 определяется выражением (3), а:в, (1 о) )Оо Ь- О сИ (11) то оОоопогрешность изменения среднего зна- . чения напряжения 13 произвольной формы предложенным способом не превышает удвоенного второго члена ряда и определяется величиной о О Т 1 оо% =- 0,00 1 чд , - по а,3ф огде ш - коэффициент пропорциональности,Отсюда следует, что величина временного интервала Ь, преобразованная в цифровой код, пропорциональна среднему значению исследуемого сигнала Бз за время Т усреднения с погрешностью, обусловленной пренебрежением в формуле (8) при разложе- ниИ функции (6) в степенной ряд членами высших степеней данного ряда.При легко реализуемом отношениитЗнак средней величины исследуемого напряжения 0 и большую из величин ВОР(Л о В) определяют знаком разности 8 = А - В. Если 8 О, то Л ) В и величина среднего значения 5 напряжения 05, определяемая величиной интервала Ь 1, положительная. ЕС- ли 840, то В )А и величина среднего значения напряжения отрицательна.Устройство функционирует следующим образом,Работа устройства во времени состоит из стадии подготовки, стадии одновременного интегрирования суммы опорного 00 и исследуемого П 5 нап 15 ряжений интегратором 1 и интегрирования разности указанйых напряжений интегратором 2, из стадии преобразования, заключающейся в изменении по . экспоненциальному закону большего из 2 О полученных в предыдущей стадии напряжейий до меньшего и одновременного преобразования получающегося временного интервала в цифровой код. При этом отсчет временного интервала начинается с начала стадии преобразования напряжений и заканчивается моментом сравнения выходных напряжений интеграторов 1 и 2. Информацию о знаке среднего значения исследуе- ЗР мого напряжения 05 получают путем сравнения выходных напряжений интеграторов 1 и 2 и индицируют ее регистратором 26 знака.В исходном состоянии на шине 14 35 запуска и на шине 13 синхронизации присутствуют напряжения нулевого уровня. При этом на выходах 19-24 блока 15 управления присутствуют напряжения нулевого уровня (фиг. 2 г, 40 д, з, и, к), в результате чего ключи 3-5 цепи сброса интеграторов 1 и 2, а также ключи 6 и 7 разомкнуты.В момент времени С на шину запуска 14 приходит импульс напряжения 45 "Пуск", поступающий на вход 17 блока 15 управления в связи с чем с моментаблок управления 15 формирует ка своем выходе 19 напряжение уровня логической единицы (фиг. 2 г). 50 При этом разрядные цепи интеграторов 1 и 2 (ключи 56 и 57) замыкаются и на выходах интеграторов 1 и 2 устанавливаются напряжейия нулевого уровня (фиг. 2 е). 5В момент времени 12 первый синхроимпульс Т; поступает с шины синхронизации 13 на вход 16 блока 15 управления, в связи с чем в момент напряжение на выходе 19 блока 15 управления устанавливается на нулевом уровне (фиг, 2 г). С момента блок 15 управления формирует на своем выходе 20 напряжение уровня логической единицы, которое поступает на управляющие входы ключей 3-5 и на управляющий (сбросовой) вход преобразователя 11 время-код. В результате счетчик 60 удерживается в сброшенном состоянии. В течение времени действия управляющего импульса ключи 3-5 с момента т 2 замыкаются. К первому сигнальному входу интегратора 1 подводится исследуемое напряжение Оэ. На первый сигнальный вход интегратора 2 то же напряжение с учетом действия интегратора 9 поступает в обратной полярности. Вторые сигнальные входы интеграторов 1 и,2 с момента Т 2 соединяются с выходом источника 8 опорного напряжения Б ,С момента й 2 напряжение на выходе интегратора 1 изменяется согласноС 2+иоп , ,з оп0 О,=С р р - +О И, 2)ф 2 5 оогдеи Г - постоянные интегрирования интегратора 1 соответственнЬ по второму и первому сигнальным входам, определяемые выражениямиюЯ1 52 Фв которых К и К- сопротивления масштабных резисторов соответственно 52 и 50;С - емкость конденсатора 54.С момента Сз напряжение на выходе интегратора 2 изменяется согласно2+Ы 51 53 " " 52ог ед ь и - постоянные интегрирования интегратора 2 соответственно по второму и первому сигнальным входам, определяемые выражениямич3 б 1 5Ф 55 55в которых К 51 и к 53 - сопротивления масштабных резисторов соответственно 51 и 53;С - емкость конденсатора 55, В момент времени т. =С 2 +Т на5 вход 16 блока 15 управления поступает второй синхроимпульс "Т;+1 " с шины синхронизации 13, в результате чего в момент 5 напряжение на выходе 20 блока 15 управления уста О навливается на нулевом уровне, При этом ключи 3-5 размыкаются. Снимается принудительный сброс с преобразователя 11 время-код (в приведенном примере реализации снимается 15 сброс со счетчика 60), Также с моментана выходе 23 блока 15 управления формируется напряжение уровня логической единицы, которое, поступая на информационный вход пре О образователя 11 время-код, запускает последний.Напряжения 0 и О на выходах интеграторов 1 и 2 в момент 1 равны величинам интегралов соответст венно суммы и разности опорного Би исследуемого Б напряжения за время Т усреднения: тГ - О д-"К 1 К 20 х 65 ьЯ 1о т О ф "В" ОП 251 5 Ь ,х оПоп 1 ПогдеК= - К= - " Ка4 О 1К= - -- коэффициенты пропорциональности.Компаратор 10 постоянно отслеживает соотношения напряжений на своих 45 двух входах, равных соответственно 0 =Ц и 08 х.,-ц 2. При отношении входных напРЯжений Ш 1/Уех) ) 1 на выходе компаратора 10 формируется напряжение уровня логической единицы, что обусловливает появление на выходах 21 и 22 блока 15 управления напряжений уровней соответственно логической единицы и нуля. При этом интегратор 1 с момента 1: разряжает5ся по экспоненциальному закону, интегратор 2 с того же момента хранит свое выходное напряжение неизменным,а на выходах 24 и 25 блока 15 управ-. ления формируются уровни напряжений соответственно логической единицы и логического нуля, которые, поступая в регистратор 26 знака, индицируют знак +. При отношении входных напряжений компаратора 10 - ( 1ПВХ 1Ох г интегратор 2 разряжается по экспоненциальному закону до напряжения, хранящегося на выходе интегратора 1 и индицируется знакТаким образом, в устройстве всегда обеспечивается во второй стадии его работы с момента С уменьшение выходного напряжения одного интегратора до неизменно хранящегося напряжения другого.На временных диаграммах, изображенных на фиг, 2, рассмотрен вариант работы устройства, когда в момент 5 выходные напряжения интеграторов 1 и 2 находятся в соотношении 015) Бг 5При этом блок 15 управления формирует с момента 15 на своем выходе 21 напряжение уровня логической единицы, отчего ключ 6 с момента .е замыкается и напряжение на выходе интегратора 1 и на первом входе компаратора 10 изменяется по закону С момента 5 напряжение на выходеинтегратора 2 и на втором входе ком-.паратора 10 остается неизменным вовремени 0265 - 2 65В момент времени 6на входах компараторася уровень выходного напряжения компаратора 10 меняется на противоположный. В момент СЬ смены уровня напряжения по входу 18 блока 15 управления на выходе 23 последнего уровень напряжения меняется с логической единицы на логический нуль.13 11505 Ь 1 на"П" входе. триггера 29 до прихода синхроимпульса на его "С" вход), поступающее на выход 20 блока 15 управ.ления ( фиг, 2 д). На инверсном выходе триггера 29 с момента С формиру ется напряжение уровня логйческой единицы. При этом на обоих входах элемента 31 И присутствуют уровни логической единицы, отчего на его выходе с момента Т Формируетсянапряжение уровня логической единицы, поступающее на выход 21 блока 15 управления (фиг, 2 з). 14 15 а,.Положительный перепад напряжения импульса с инверсного выхода триггера 29 поступает в момент й на вход дифференцирующего звена 36-37 на выходе которого в этот момент формируется положительный 20 импульс напряжения, Сформированный сигнал, проходя через диод 42, направляется на первый вход триггера 30. При этом триггер 30 взводится и на его выходе формируется с моментанапряжение уровня логической 1 единицы, поступающее на выход 25 блока 15 управления (фиг. 2 и).В момент времени б, напряжение на входе 18 блока 15 управления меняет свой уровень с логической единицы на логический нуль. При этом элемент 31 И закрывается по второму входу и на его выходе формируется с момента 1 б напряжение уровня логического нуля, поступающее на выход 21 блока 15 управления (фиг. 2 з). Отрицательный перепад напряжения на входе инвертора 35 в моментинб, вертируется последним, и положительный перепад напряжения с выхода инвертора 35 поступает на дифференцирующее звено 40-4 1. Положительный импульс напряжения с выхода данного дифференцирующего звена, проходя через диод 45 на второй вход триггера 30, сбрасывает последний, в результате чего на выходе триггера 30 с момента Сб формируется напряжение уровня логического нуля, поступающее на выход 23 блока 15 управления (фиг, 2 и) .ОЫ 23) ЙЯГ 2 ч) Мз(а Составитель Л. МороэовРедактор М. Дылын Техред С.Мигунова Корректор М. Максимииинец 4 Подписноеа СССР Заказ 2136/34 ТиражВНИИПИ Госудапо делам иэ113035, Москва,ко твенногоретений35, Рауш крытии 4/ ая н