Датчик разности фаз

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическиеРеспублик .(51)М. Кл, .001 К 25100 с присоерииением заявки Ю Ьеударствеинмй комитет СССР нв делам нзебретеннй н еткрытнХ(54) ДАТЧИК РАЗНОСТИ фАЗ 1Изобретение относится к. фазоиэмернтельной технике и автоматике н может быть использовано при создании устрой ств синхронно-синфазного управленияэлектро- и виброприводами, противоавв рийной автоматики. энергосистем и т.д требующих информапию о фазовом сдвиге между двумя периодическимисигналами одинаковой частоты.Известен фвэометр, содержащий два усилителя-ограничителя, два усилителяинтегратора с разрядными ключами в пепях обратных связей и блок фиксации аналогового сигнала, состоящий иэ двух ключей и запоминающего блока 1 1,Недостатком укаэанного устройства является зависимость напряжения, пропорпионального величине разности фаэ, от частоты входных сигналов. Это не позволяет применять устройство в тех шучаях, когда частота входных сигналов приннипиально должна изменяться, напртмер в системах автоматического управления электро- и виброприводами 2резонансных объектов, в которых тсзменение частоты необходимо для поиска резонансных режимов.Известен также датчик разноств фвз,содержащий преобразователь раз кости фаз: во временной интервал, выход которо го через логический элемент соединен с входами ключей, подключенных к входам блоков памяти, нагруженных на элемент ИЛИ, расщиритель импульсов, блок сигнализации, блок выделения среднего значения и преобразователь опорного напра женив в последовательность импульсов, вход которого соединен с входом устрой ства в выход через блок выделения среффнего значении подключен к зарядным резистором, которые подключены к входам зарядных ключей, входы рвстпирителя им пульсов подключены к виходам разряд 2 о ных ключей, а вход блока сигнализации. подключен к выходу расширится импульсов . Известное устройство вырабатывает на выходе сигнал, пропорциональный разности фвз двух входных сигналов, причемуровень этого сигнала определяется только разностью фаз и не зависит от частоты входных сигналов2.Недостатком известного устройства является низкое быстродействие при формировании независящего от частоты сигнала, пропорционального разностй фаз входных сигналов. Недостаток обуслов лен тем, что при формировании независящего от частоты сигнала, пропорциональ ного разности фаз, используется блок выделения среднего значения, содержащий выпрямитель со сглаживающим филь тром. Б таком устройстве формирование выходного сигнала, пропорционального д среднему значению входного сигнала, осуществляется за время, равное нескольким периодам входного сигнала. Низкое быстродействие ухудшает динамические свойства датчика разности фаз. 20Цель изобретения - повышение быстродействия датчика.Поставленная цель достигается тем, что в датчик разности фаз, содержащий преобразователь разности фаз во временной интервал, логический элемент И, первый ключ, блок памяти, второй и третий ключи, выходы которых подключены к входам блока памяти, введены четыре интегратора с разрядными ключами в цепях обратных связей, широтно-импульсный модулятор, логический элемент НЕ, два формирователя импульсов, блок определе ния знака разности фаз и инвертор, причем первый выход преобразователя разности фаз во временной интервал через пер вый интегратор подключен к первому входу широтно-импульсного модулятора и к второму вкоду блока определения знака разности фаз, второй выход преобразователя разности фаз во временной интервал40 подключен к первому входу блока определения знака разности фаз, через второй интегратор ксигнальному входу первого ключа и через логический элемент НЕ к второму входу логического элемента И и к управляющему входу первого ключа, выход которого .нереэ третий интегратор подключен к второму входу широтно-импульсного модулятора, выход которого подключен к первому входу логического элемента И, выход которого подключен к входу первого формирователя импульсов к входу четвертого интегратора, выход которого подключен к сигнальному входу второго ключа и через инвертор к сигнальному входу третьего ключа, управляющие входы второго и третьего ключей подключены соответственно к первому 17 фи второму выходам блока определения знака разности фаэ, третий вход которого подключен к выходу первого формирователя импульсов и через второй формирователь импульсов к управляющим входам первого, второго, третьего и четвертого разрядных ключей.На фиг, 1 приведена функциональная схема предлагаемого датчика на фиг, 2- апюры напряжений, поясняющие его работу.Датчик разности фаз содержит преобразователь 1 разности фаз во временной интервал состоящий из первого и второго усилителей-ограничителей 2 и 3 и первого логического алемента ЗАПРЕТ 4, первый интегратор 5 с первым разрядным ключом 6 в цепи обратной связи, второй, третий и четвертый интеграторы 7-9 со вторым, третьим и.четвертым разрядными ключами 10-12 в цепях связей, логический алемент НЕ 13, первый ключ 14, широтно-импульсный модулятор 1 5, логический элемент И 1 6, первый формирователь 1 7 импульсов, второй формирователь 1 8 импульсов, блок 19 определения знака разности фаз, состоящий из третьего формирователя 20 импульсов, второго логического алемента ЗАПРЕТ 21, первого, второго и третьего логических алементов 22-24 и триггера 25 с раздельными входами, инвертор 26, второй ключ 27, третий ключ 28 и блок 29 памяти.На фиг, 2 обозначены напряжения: 0- первое входное, 0 - второе входное, О на втором выходе преобразователя 1 раэ ности фаз во временной интервал (на выходе первого усилителя-ограничителя 2) О - на выходе второго усилителя-ограничителя 3, 0 - на первом выходе преобразователя 1 разности фаэ во временной интервал (на выходе первого логичеокого алемента ЗАПРЕТ 4), 0 - на выходе первого интегратора 5, (3 - на выходе второго интегратора 7, 0 - на вы,-. ходе логического алемента НЕ 13, О на выходе третьего интегратора 8, О, на выходе широтно-импульсного модулятора 15, О - на выходе логического алемента И 16, 0- на выходе четве того интегратора 9, И - на выходе первого формирователя 1 7 импульсов, Ц,- на выходе второго формирователя 18 импульсов, О - на выходе третьего формирователя 20 Импульсов, О 0 - на выходе первого логического элемента И 22, Ц - на выходе второго логического алемента ЗАПРЕТ 21, Оу - на первом вы5 962 йходе триггера 25 с раздельными входами,04 - на втором выходе триггера 25 с разраздельными входами, Оо - на первомвыходе блока 19 определения знака разности фаз (на выходе второго логического 1элемента И 23 0 - на втором выходеблока 19 определейия знака разности фаз(на выходе третьего логического элемента И 24), 022- на выходе блока 29 памяти 10Датчик разности фаз работает следующим образом.На входы преобразователя 1 разностифаз во временной интервал поступают периодические напряжения Ци О одина- Иковой частоты (например, гармоническиенапряжения), разность фаз между которыми подлежит определению, причем частотанапряжений О и 02 может изменяться.Напряжение Ои О усилителямиограничителями 2 и 3 преобразуются впоследовательности однополярных импульсов 0 и О 4, частота повторения которых равна частоте напряжений О и О,гдлительность - половине периода их повто рения, а разность фаз - разности фаз между напряжениями О и О 2, НапряжениеО поступает на первый вход первого логического элемента ЗАПРЕТ 4, на второй(запрещающий) вход которого поступает З 0напряжение О . На выходе первого логического.элемента ЗАПРЕТ 4 (на первомвыходе преобразователя 1 разности фазво временной интервал) формируется напряжение 0 в виде последовательностипрямоугольных импульсов, длительностикоторых равны сдвигу Г (фиг. 2) междуимпульсами О и О 4т =912),40где Ч - разность фаз между входныминапряжениями О и Ой,Ю - круговая частота напряженийии ОНапряжение О поступает на входпервого интегратора 5 с первым разряд.кным ключом 6 в цепи обратной связи. Навыходе первого интегратора 5 формируется напряжение О, уровень которого, достигаемый к концу импульса О, равенО,=О,Ю=О,=О, -Ои, следовательно, пропорционален разности фаз Ч и обратно пропорционален круговой частоте Ю.Для исключепщ влияния частоты Она измерение разности фаз и обеспечениявысокого быстродействия датчика разноо 17 6ти фаз используются второй, третий и четвертый интеграторы 7-9 со вторым, третьим и четвертым разрядными ключами 10-12 в цепях обратных связей логический элемент НЕ 13, первый ключ 14, широтно-импульсный модулятор 15, логический элемент И 1 6, первый и второй формирователи 1 7 и 18 импульсов.Напряжение О со второго выхода преобразователя 1 разности фаз во временной интервал (с выхода первого уси лителя-ограничителя 2) поступает на вход второго интегратора 7 со вторым разрядным ключом 10 в цепи обратной связи и на вход элемента НЕ 13. На выходе второго интегратора 7 формируется напряжение О уровень которого, достигаемый к концуимпульса О, равенТ/212огде Т длительность периода повторениянапряжений О и ОаНа выходе логического элемента НЕ 13 формируется напряжение О в виде последовательности импульсов, длител ность которых равна половине периода повторения напряжений О и 00, а пвредние фронты совпадают с задними фронтами импульсов 0.Импульс Од включает первый ключ 14, и напряжение О поступает на вход третьего интегратора 8 с третьим разрядным ключом 11 в цепи обратной связи, на выходе которого формируется линейно нарастающее напряжение О 0Ц: ДО Ж=О (1- -) =О - (;Ь-),Т/.наклон которого пропорционален периоду Т повторения напряжений О и 0.Напряжение О, поступает на второй вход широтно-имйульсного модулятора 15, на первый вход которого поступает на пряжение О с выхода первого интегратора 5, На выходе широтшимпульсного модулятора 15 формируется напряжение Ц, в виде последовательности прямоугольных импульсов, задние фронты которых определяются моментами совпадений напряжений О е и О из уравнения О (Щв)+Оэ,(т /4) О О,(т г) СО2 где К = О%О - постоянный коэффициент, 7 ОМ 61 т.е. значения времени появления эадйих фронтов импульсов Оо определяются разностью фаз входных напряжений О и О,Напряжение Оа поступает на первый вход логического элемента И 16, на второй вход которого поступает напряжение О, На выходе логического элемента И 16 формируется напряжение Ов виде последовательности прямоугольных импуль сов, длительность , которых равна 1 О т,е, определяется только разностью фазвходных напряжений О и О и независит от частоты последних,Напряжение О поступает на входчетвертого интегратора 9 с четвертымразрядным ключом 12 в цепи обратнойсвязи. На выходе четвертого интегратора 9 формируется напряжение О, уровень которого, постигаемый к концу импульса О+, равент(2 АО,Г 03 о ОЛ ОКЧ, 25ТЦт.е. определяется только разностью фаз: 0 входных напряжений О и О и независит от частоты последних.Напряжение О с выхода логическогоЗОэлемента И 1 6 поступает на вход первого формирователя 1 7 импульсов, на выходе которого формируется напряжение Ов виде последовательности прямоугольныхимпульсов фиксированной длительности,передние фронты которых совпадают с задс,35ними фронтами импульсов 0 . Напряжение О поступает на вход второго формирователя 18 импульсов, на выходе ко. торого формируется напряжение 044 ввиде последовательности прямоугольных40импульсов фиксированной длительности,передние фронты которых совпадают сзадними фронтами импульстов 01, Импульсы О, поступая на управляющиевходы разрядных ключей 6, 10-12, откры 45вают их, что обеспечивает шунтирование.интеграторов 5-9 и подготовку их к работе на следуюшем периоде.Таким образом, определение разностифаэ входных напряжений О и О,2 осу Оществляется в датчике на каждом периоде их повторения; чем обеспечиваетсявысокое быстродействие датчика при выявлении величины разности фаз неэависимо от частоты входных сигналов Ол и 55 О,Поскольку для нормального функционирования датчика требуется также выявле 7ние знака разности фаз, для сохранения высокого быстродействия датчика необходимо, чтобы определение знака разности фаз осуществлялось за время, не превышающее период повторения входных напряжений.А, Работа датчика при разности фазО.Б этом случае напряжение О на выходе первого усилителя-ограничителя 2 (на втором выходе преобразователя 1 разности фаэ во временной интервал) опережает напряжение 04, на выходе второго усилителя-ограничителя 3, Напряжение О поступает на первый вход блока 19 определения знака разности фаэ (на вход третьего формирователя 20 импульсов), На выходе третьего формирователя 20 импульсов формируется напряжение Ов виде последовательности прямоугольных импульсов фиксированной длительности, передние фронты которых совпадают с передними фронтами импуль сов О . Импупьсы О поступают на первые входы второго логического элемента ЗАПРЕТ 21 и первого логического элемента И 22. На второй (запрещающий) вход второго логического элемента ЗАПРЕТ 21 и второй вход первого логического элемента И 22 поступают импуль" сы О с первого выхода преобразователя 1 разности феэ во временной интервал. На выходе первого элемента И 22 формируется напряжение О в виде последовательности импульсов прямоугольной формы, передние фронты которых совпадают с передними фронтами импульсов . О-, а длительности равны длительностям импульсов О На выходе второго логического элемента ЗАПРЕТ 21 напря.- жение 0,-, в этом случае равно нулю.Импульсы О, поступая на второй вход триггера 25 с раздельными входами, устанавливают на его первом выходе нЯтряжение О д, отличное от нуля, а на втором выходе напряжение О равное нулю.Напряжение Ц й поступает на первый вход второго логического элемента И 23, а напряжение О- на первый вхоп третьегс логического элемента И 24, на вторые входы которых поступают импульсы О с выхода первого формирователя 1 7 импульсов, На выходе второго логического элемента И 23 (на первом выходе блока 19 определения знака разности фаз) формируется напряжение Оо в виде последовательности импульсов прямоугольной формы, передгического элемента И 24 ( на втором выходе блока 1 9 определения разности фаз) принимает вид последовательности прямоугольных импульсов, передние фронты которых совпадают с передними фрон: тами импульсов О., а длительности равны длительностям импульсов Ц,.Импульсы ( , поступая на управляю-д ший вход третьего ключа 28 уподключают к первому входу блока 29 памяти инвертированное по знаку инвертором 26 напряжение О .На выходе блока 29 памяти появляется отрицательное напряжение, уровень котс рого определяется разностью фаэ входных два формирователя импульсов, блок определения знака разности фаз и инвертор,причем первый выход преобразователя разности фаз во временной ип ервал черезпервый интегратор подключен к первомувкоду широтно-импульсного модулятора ик второму входу блока определения знака разности фаэ, второй выход преобразователя разности фаз во временной интервал подключен к первому входу блокаопределения знака разности фаэ, через 9 96281 ние фронты которых совпадают с передними фронтами импульсов 0 ., а длительности равны длительностям импульсов О . На выходе третьего логического элемента И 24 (на втором выходе блока 18,определения знака разности фаз) напряжение О в этом случае равно нулю.Импульсы 020, поступая на управляющий вход второго ключа 27, подключают 1 О к второму входу блока 29 памяти напряжение Ц на время действия импульса О, Блок 29 памяти фиксирует значение напряжения Ц, которое на интервале действиЯ импУльса Оо опРеделЯ ется только разностью фазвходных напряжений 0 и О, и не зависит от частоты последних. На выходе блока 29 памяти формируется аналоговое положи.- тельное напряжение О, пропорциональ ное разности фаз 9 входных напряжений ОЕсли ча следующем периоде повт.орьния напряжений О. и И, фазовый сдвиг не изменится, то уровень напряжения О 25 также не изменится. Если же на следующем периоде повторения напряжений О и 0 фазовый сдвиг изменится по величине, то соответственно изменится и уровень напряжения О,30Б, Работа датчика при разности фаз 90.В этом случае напряжение О на выходе первого усилителя-ограничителя 2 (на втором выходе преобразователя 1 разности фаз во временной интервал) от- стает от напряжения 04 на выходе второго усщтителя-ограничителя 3.На выходе первого логического элемента И 22 напряжение О становится равным нулю, а на выходе второго логического элемента ЗАПРЕТ 21 напряжение Ц принимает вид последовательности прямоугольных импульсов, передние фронты которых совпадают с передними фронтами импульсов О, а длительности45 равны длительностям импульсов 0Импульсы 07, поступая на первый вход триггера 25 с раздельными входами, устанавливают триггер 25 в состояние, при котором напряжение 08 на его первом 50 выходе обращается в нуль, а напряжение Ос на втором выходе становится отличным от нуля, Это приводит к тому, что напряжение У 2 на выходе второго логического элемента И 23 (на первом выходе блока 1 9 определения знака разности фаз) становится равным нулю, а напряжение 02 на выходе третьего лонапряжений ОА и ОТаким образом, выявление знака разности фаз осуществляется за время, не превышающее период повторения входных напряжений, причем определение знакаразности фаз и определение самой разности фаз осуществляется на одном и том же периоде, Это обеспечивает высокое быстродействие датчика разности фаз.Благодаря повышению быстродействия датчика разности фаз представляется возможным в несколько раз улучшить динамические показатели систем автоматического управления, в которых может бытьиспользован датчик, и, как следствие,появляется возможность повышения качества регулирования технологическихобъектов,форм ула,из обре те ния Датчик разности фаэ, содержащий преобразователь разности фаз во временной интервал, логический элемент И, первый ключ, блок памяти, второй и третий ключи, выходы которых подключены к входам блока памяти, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия датчика, в него введены четыре и тегратора с разрядными ключами в цепях обратных связей, широтно-импульс ный модулятор, логический элемент НЕ, 11 М 2617второй интегратор к сигнальному входу ды второго и третьего ключей подключепервого ключа и через логический эле- ны соответственно к первому и второму мент НЕ к второму входу логического выходам блока определения знака разности элемента И и к управляющему входу фаз, третий вход которого подключен к первого ключа, внход которого черезвыходу первого формирователя импульсов третий интегратор подключен к второму и через второй формирователь импульсов входу широтно-импульсного модулятора, к управляющим входам первого, второго, выход которого подключен к первому третьего и четвертого разрядных ключей, входу логического элементе И, выходкоторого подключен к входу первого фор о Источники информации, мирователя импульсов и к входу четвер- принятые во внимание при экспертизе того интегратора, выход которого под. Авторское свидетельство СССР ключен к сигнальному входу второго % 569965, кл. О 01 К 25/00, 1977, ключа й через инвертор к сигнальному 2. Авторское свидетельство СССР входу третьего ключа, управляющие вхо ю М 398884, кл. Я 01 й 25/00, 1973.