Следящий аналого-цифровой преобразо-ватель

Союз Соеетскик Социалистических Республик.(32 Заявяемо 6 Ц 39 Р 1 32725739/18"21 М; Ка. Н Оз К 13 УО 2 с ерксоедикеиием звйекк ИФ Госуаарствеам кеквтет СССт пв дмвк взебрвтвяай я етавмай(О 88.8) ОттубяикбММО 15 О 181. Ьмизлэтекь К 9 2 Дата опубликования описания 1 М 161(72 Автор Э. Балтраше нинградский ордена Ленина злектротехнич им. В. И.,льянова (Ленина) вмте ЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛ 5 Изобретение относится к вычислительной и измерительной технике и может быть использовано в автоматизированных система управления техно.- логическимипроцессами и системах автоматизации научных исследований.известен следящий аналого-цифровой преобразователь (САЦП), содержащий блок сравнения, генератор тактовых импульсов, реверсивный счет чик, цифроаналоговый преобразователь и,.кроме того, по две линии задержки и по два элемента И на каждый разряд реверсивного счетчика, которые: позволяют форсировать изменения И младших разрядов при увеличении сигнала рассогласования на входе .блока сравнения и тем самым повысить быстродействие преобразователя 1.. ЮНедостатками прототипа явливтсят большая погрешность преобразоэания, особенно в такте, следующем за тактом, в котором произошло перерегулирование, т. е. смена ответов блока сравнения, обусловленная теМ, что под ле перерегулирования подбор оптийаль ного шага уравновешивания осуществляется с минимального его значбкият низкая достоверность выдаваемых ко- ЗО доз: так как.сравнение с границами отрезка здесь разделено во времени, то при преобразовании изменяющихся сигналов преобразователь может указывать один отрезок,а сигнал, выйдя,за тго границы, будет в другом отрезке.Цель изобретения - уменьшение погрешности преобразования и повьыение достоверности выдаваемых кодов.Поставленная цель достигается тем, что в следящий аналого-цифровой преобразователь, содержащий генератор тактовых импульсов, первый блок сравнения, первый аналоговый вход которого соединен с.шиной входного сигнала, а второй аналоговый вход соединен с выходом первого цифроаналогового. преобразователя, аналоговый вход которого соединен с выходом источника эталонного напряжения, цифровые входы первого цифроаналогового преобразователя соединены с выходами триггеров реверсивного счетчика, введены второй и третий блоки сравнения, вторОй цифроаналоговый преобразователь, делитель напряжения на два, аналоговый ключ, счетчик, триггер дополнительного старшего разряда счетчиков,. триггер, четыре логических блока, четыре группы элементов И, две линиизадержки, причем первые аналоговые входы второго и третьего блока сравнения соединены с шиной входного сигнала, а выходы всех трех блоков сравнения соединены соответственно с первым, вторым и третьим входами первого логического блока, управляющие входы всех трех блоков сравнения - с выходом генератора тактовых импульсов, второй аналоговый вход второго блока сравнения соединен с первымвходом делителя напряжения на два н с выходЬм аналогового ключа, первыйаналоговыв вход которого соединен с выходом источника эталонного напряжения и с аналоговым входом второго циФроаналогового преобразователя, вторй аналоговый вход ключа соединен с выходом второго циФроаналогового п,еобразователя, второй аналоговый вход первого блока сравнения соединен со вторым входом делителя напря жения на два, второй аналоговый вход третьего блока сравнения соединен с выходом делителя напряжения на два, первый, второй, третий, четвертый выход первого логического блока соединены соответственно с первым, вторым, третьим и четвертым входами вторбго и третьего логических блоков, пятые входы второго и третьего логических блоков соединены с выходом роеледнего разряда распределителя им- ЗО пульсов, шестой вход второго логического блока соединен с выходом первои линии задержки и со входом второй линии задержки, выход которой соединен с шестым входом третьего логического блока, вход первой линии за. держки соединен с выходом генератора тактовых импульсов, седьмой вход второго логического блока соединен с единичным выходом триггера, единичный 40 и нулевой входы которого соединены соответственно с первым и вторым выходами четвертого логического блока, первая группа входов которой соединена с выходами разрядных триггеров реверсивного счетчика и с первыми входами элементов И первой группы, вторая группа входом четвертого логического блока соединена с выходами разрядных триггеров счетчика, кроме дополнительного старшего разряда, с циФровыми входами второго циФроаналогового преобразователя и с первыми входами элементов И второй группы, а третий вход соединен с выходом генератора тактовых импульсов, при 55 этом. единичный выход. триггера дополнительного старшего разряда счетчика соединен с управляющим входом аналогового ключа, выходы элементов И первой группы соединены с установоч-р ными входами разрядных триггеров счетчика, кроме триггера дополнительного старшего разряда, а.выходь 1 эле,ментов И второй группы соединены с установочными входами разрядных триггеров реверсивного счетчика, первый и второй выходы второго логического блока соединены Соответственно со входом сдвига вправо и со входом сдвига влево на один разряд распределителя импульсов, третий и четвертый выход второго логического блока соединены со вторыми входами элементов И соответственно первой и второй групп, кроме того, третий выход второго логйческого блока соединен с иуайенм иходом триггера дополнительного старшего разряда счетчика, первый и второй выходы третьего логического блока соединены соответст- . венно со входами установки рея%ма сложения и вычитания реверсивного счетчика, третий и четвертый выходы третьего логическогЬ блока соединены со вторыми входами элементов И соответственно третьей и четвертой групп, первые входы которых соединены с выходами соответствующих разрядов распределителя импульсов, выходы элемен-, тов И третьей группы соединены со счетными входами триггеров соответствующих разрядов реверсивного счетчика, выходы элементов И четвертой группы соединены со счетными входами триггеров соответствующих разрядов счетчика, кроме триггера дополнительного старшего разряда.На Фиг. 1 представлена структурная электрическая схема следящего аналого-циФрового преобразователя.устройство содержит первый, второй и третий блоки сравнения 1, 2 и 3, первый, второй третий и четвертый логические блоки 4 - 7, источник эталонного напряжения 8, первый и второй циФроаналоговые преобразователи 9 и 10, генератор тактовых импульсов 11, делитель на два 12, распределитель импульсов 13, первая и вторая. линии задержки 14 и 15, триггер 1 б, аналоговый ключ 17,реверсивный счетчик 18, первая, вторая, третья и четвертая группа элементов И 19. - 22, дополнительный старший разряд счетчика 23, разрядные триггеры 24 счетчика 25, шина входного сигнала 26.Одна,из возможных реализаций четвертого логического блока 7 Фиг,1) представлена на Фиг. 2., Этот логический блок предназначен для определения половины отрезка и содержит четыре группы элементов И 27 - 30 и два элементы ИЛИ 31 и32, причем первые входы элементов И 27 и 28 соединены соответственно с нулевыми и единичными выходами триггеров соответствующих разрядов счетчика 25 (Фиг. 1) через вторую группу входов, а первые входы элементов И 29 и 30 соединены соответственно с нулевыми и единичными выходами триггеров соответствующих разрядов реверсивного счетчика 18 (Фиг.1)через. - сигнал на-ом выходе второ 21 го логического блока 5; 1- сигнал на 1-ом выходе третьего логического блока 6. Тогда выражения для выходных сиг 5,налов логических блоков 4,5 и 6 имеют вид;первую группу входов. Вторые входыэлементов И 27 и 28, подсоединеннЫхк младшему разряду счетчика 25, соединены с третьим входом логическогоблока, а вторые входы остальных элементов И,27 и 28 соединены с выходами соответствующих элементов И 29,вторые входы элементов И 29 и 30соединены с выходами соответствующихэлементов И 27, выходы элементовИ 28 соединены с соответствующимй овходами элемента ИЛИ 31, выход которого соединен со вторым выходом логического блока, выходы элементов И30 соединены с соответствующими входами элемента ИЛИ 32, выход которогосоединен с первым выходом логического блока. Четвертый логический блок 7 определяет, в каком из счетчиков 18 и 25,соответствующих нижней и верхней 20границе отрезка, находится самая правая единица, и если она находится всчетчике 25, то на втором выходепоявляется сигнал, означающий, чтоданный отрезок является нижней поло- р 5виной предыдущего (большего)отрезка.Если же самая правая единица находится в реверсивном счетчике 18, то иапервом выходе четвертого логическогоблОка 7 появляется сигнал, означающий, что данный отрезок является верхней половиной предыдущего(большего)отрезка.Введем следующие обозначении сигналов:5 - выход -го блока сравнения,равный единице, если ООЪЮ,с(Я;д, - сигналы соответственно напервом, втором, третьем Ичетвертом выходах первого логического блока 4 (Фнг.1) 464 = 1, если входной сигнал находится выше верхней границыотрезка1, если входной сигнал находится в верхней половине отреэкаф0 = 1, если входной сигиал находится в нижней половине отрез- кау= 1, если входной сигнал вако- .5 Одится ниже нижней гранииы отрезка- сигнал на. выходе первой линии эадеря 64 и 14 (фиг 1) у- сигнал на выходе второй,виннизадержки55Ф - сигнал с триггера 16, Ф=Х,если данный отрезок являетаяверхней половииой араааЭщэг о(большего)отрезкаЙ . - сигнал, поступающий иа ение ц)входы второго и третьего логических блоков 5 и б, причемЙ = 1 если младший разряд распределителя импульсов 13 иажздит.- ся в нулевом состоянииу А=6;У=5 б,дф 5. Я 1; р =5; 2 Ъ 11 124 ф 131 1 =р; 1 =,(уйгур); Е = (амйй,сущность. Изобретения заключаетсяв том, что для поиска сигнала используется отрезок, т. е. область междудвумя образцовыми уровнями, а неодин уровень, как в большинстве существующих следящих преобразователей.В зависимости от значения входногосигнала величина этого отрезка, смещакицегося и пространстве, можетуменьшаться и увеличиваться вдвоеотносительно своего прежнего значе-ния, что позволяет следить за изменяющимся сигналом. Кроме того, дляиспользования преимуществ поразрядного метода удвоение отрезка происходит с учетом того, какой половиной (верхней нли нижней)предыдущего(большего)отрезка является текущийотрезок.На Фиг, 3 приведен пример прЕдла.гаемого алгоритма преобразованияизменяющихся сигналов, использующегоотрезки образцовой шкалы,На фиг. 3 отрезки обозначены своими границами,например, отрезок 8,12имеет нижнюю границу, равную 8, иверхнюю. границу, равную 12,Алгоритм преобразования сводитсяк следующему,Если входной сигнал выходит затекущий отрезок сверху(А= 1) и приэтом текущий отрезок является верхней половиной (Чь 1) предцдущего(большего) отрезка, то новый отрезок получается путем подъема и удвоения текущего отрезка. Например, еслисигнеа вышел сверху за отрезок (6,8),который является аерхней половинойотрезка(4,8), то новый отрезок будет(8, 12),Если входной сигиал ршодит затекущий отрезок сверху (Ю и ориэтом текущий отрезок является нижнейполовиной (Ф) предцдущего отрезка,то новый отрезок получается путемподъема текущего отрезка (без удвоения). Например, если сигнал вышелсверху эа отрезок (4,6), которыйявляется нижней половиной отрезка(4,8)., то новый отрезок будет (0,4).Если входной сигнал выходит эа текущий отрезок снизу Ь) и при этом текущий отрезок является нижней половиной (Р) предыдущего отрезка, то новый. отрезок получается путем спуска и уцвоения текущего отрезка. Например, если сигнал вышел снизу за отрезок (4,6), который является нижней половиной отрезка(4,8), то новый отрезок будет (0,4).Если входной сигнал выходит за текущий отрезок снизу ф)и при этом текущий отрезок является верхней половиной (Я) предыдущего отрезка, то .новый отрезок получается путем спуска (беэ удвоения) предыдущего отрезка. Например, если сигнал вы шел снизу за отрезок (6,8), который является верхней половиной отрезка (4,8), то новый отрезок будет(4,6).Если же сигнал находится внутри текущего отрезка, то новый отрезок 20 получается путем деления текущего отрезка пополам с учетом половины, в которой находился сигнал. Например, если сигнал находится где-то в верхней половинеотрезка (4,8), то новый отрезок будет (6,8).Таким образом, очевидно, что для реализации предлагаемого алгоритма слежения необходимо иметь два образцовых уровня, соответствующих границам отрезка, и еще один уровень, соответствующий середине отрезка, и такое же количество блоков сравнения.Использование поразрядного алгоритма, положенного в основу предлагаемого .алгоритма слежения, дает ряд преимуществ. Во-первых, если представить границы уровней (Фиг,3) в двойной системе счисления, то будет видно, что при слежении за.сигналом, изменяющимся с большой скоростью(не сколько квантов за такт), младшие разряды границ о-. еэка равны нулю и не меняются, что можно учесть при выдаче кода и тем самым сократить число избыточных данных. Заметим что 4 текущая величина отрезка несет информацию о скорости изменения сигнала. Во-вторых, ни одна граница ни одного из отрезков независимо от скорости входного сигнала не выходит за границы диапазона изменения сигнала, что позволяет не уменьшать этот диапазон. Следует заметить, что в и-разрядном цифроаналоговом преобразователе Формируются уровни от 0 до 2" -1. Как видно из фиг. 3, для работы предлагаемого САЦП нужен и ровень 2, используемый в качестве верхней границы, поэтому в счетчике 25 (фиг. 1) используемом в.качестве регистра верхней границы, добавлен старший раз-д ряд 23, который при своем единичном состоянии обеспечивает с помощью ключа 7 подключение ко второму входу блока сравнения 2 непосредственно с выхода источника эталонного напряжения 8, минуя второй цифроаналоговыйпреобразователь 10.для реализации предлагаемого алгоритма необходимо установить правило, позволяющее определить, какой жеполовиной предыдущего (большего)отрезка применено следующее правило, полученное на основе анализа двоичныхкодов границ отрезка: еслиправая единица в регистре нижней границы(25- Фиг, 1) находится в болеемладшем разряде, чем правая единицав регистре нижней границы (18 - фиг.1)то Я=О ( нижняя половина), если на-."оборот, то И=1 (верхняя половина),Это правило и реализуется четвертымлогическим блоком 7 (Фиг.2),Счетчик 25 работает в режиме сложения. Выходной код можно снимать1с реверсивного счетчика 18 (фиг.1),на котором зафиксирована величинанижней границы, отрезка, содержащегосигнал, а информацию о величине текущего отрезка, о погрешности пре-образования и о скорости изменениявходного сигнала, можно получить сраспределителя импульсов 13.Как видно из фиг. 3, в максимальный отрезок (0,16) , охватывающийвесь диапазон изменения сигнала,преобразователь не возвращается,поэтому начинать преобразование можно с одного из отрезков(0,8) .или(8,16), при. этом можно удалить старший разряд, распределителя импульсов и соединенные с ним элементы И 21,и 22. Если входной сигнал находитсявнутри минимального отрезка, то никаких действий в преобразователе непроизводится.Устройство работает следующим образом.Предположим, что сигнал начальнойустановки (на фиг.1 не показан) устанавливает в распределителе импульсов13 код 100, в реверсивном счетчике 18 код 00 и в счетчике 25 код100, при этом на выходах первого9 и второго 10 цифроаналоговых преббраэователей устанавливаются образцовые уровни, соответствующие границам отрезка, а на выходе делителя надва 12 формируется уровень, соответствующий середине отрезка, С приходомтактового импульса от генератора тактовыхимпульсов 11 на управляющиевыходы блоков сравнения 1,2 и 3 происходит сравнение входного сигнала собразцовыми уровнями, сигналы с блоков сравнения 1 " Э расшифровываютсяпервым логическим блоком 4, этот жетактовый сигнал с помощью четвертогологического блока 7 определяет, какойполовиной является текущий отрезок,и устанавливает соответствующий признак Ч на триггере 16, С выхода первой линии задержки 14 тактовый сигнал поступает на второй логическийблок 5, который производит следующие действия; во-первых, если с первого логического блока 4 приходит сигнал 6 или Т,т. е. входной сигнал находится внутри отрезка, и при этом отрезок не является минимальным, т. е. младший разряд распределителя импульсов находится в состоянии "0", то производится сдвиг вправо (1) на один разряд единицы в распределителе импульсов, тем самым подготавливается уменьшение величины отрезка вдва раза во-вторых, если с первого логического блока 4 приходит сигнал ) , т. е. входной сигнал находится ниже нижней границы, и при этом текущий отрезок является нижней .половиной предыдущего,%) или же если с 15 первого логического блока 4 приходит сигнал А , т. е. входной сигнал находится выше верхней границы, и при этом текущий отрезок является верхней половиной предыдущего, то 20 производится сдвиг влево ( 1 ) на один разряд единицы в распределителе импульсов 13, тем самым подготавливается удвоение величины отрезка;в третьих, если приходит сигналили 8 или и при этом отрезок,не является минимальным,то появляется сигнална третьем выходе второго логического блока 5), осуществляющий перепись информации с реверсивного счетчика 18 в счетчик 25, и при этом обнуляется дополнительный старший разряд 23 счетчика 25, тем самым начинается смещение отрезка; в-четвертых, с приходом сигнала с(. вырабатывается сигнал 4 осуществляющий35 перепись содержимого счетчика 25 в реверсивный счетчик 18, т, е. начинается подъем текущего отрезка. При появлении на выходе первого логического блока 4 сигналов " или Р 40 с помощью сигналовили 1 (посту пающих с первого или второго выхода третьего логического блока б) производится соответственно установка либо. режима сложения, либо режима 45 вычитания в реверсивном счетчике 18. С выхода второй линии задержки 15 тактовый сигнал поступаетна.третий логический блок б и, во-пЕрвых, если имеются сигналы " и и или , то 5 О вырабатывается сигнал, который добавляет единицу в разряд реверсивного счетчика 18, номер которого определяется распределителем импульсов 13, тем самым завершается Формирование нижней границы нового от резкау во-вторых, если имеются сигналы Д иили А, то вырабатывается сигнал 34, который прибавляет единицу в разряд счетчика 25, номер которого определяется распре- що делителем импульсов 13.Процесс преобразования всех следящих аналого-цифровых преобразователей, использующих один образцовый уровень, можно представить п 1-кратт ной марковской цепью,т. е. цепью,учитывающей щ предыдущих(во времени)значений сигнала (ответов блоковсравнения). Процесс преобразованияпредлагаемого следящего аналогоцифрового преобразователя представ-ляется и -мерной (м -"3), цепью Маркова, т. е. цепью; использующей трисравнения (в,пространстве), но водин момент времени,Моделирование предлагаемого десятиразрядного следящего аналого-цифрового преобразователя, проведенное привоздействии различных сигналов, показало, что погрешность его, в зависимости от сигнала, на 40-70 меньшедиапазон возможных изменений сигнала на 15-30 шире, а вероятностьправильного ответа на 40-503 выше,чем у прототипа.Формула изобретенияСледящий аналого-цифровой преобразователь, содержащий генератор тактовых импульсов, первый блок сравнения, первый аналоговый вход которого соединен с шиной входного сигнала, а дгорой аналоговый вход соединен с выходом первого цифроаналогового преобразователя, аналоговый вход которого соединен с выходом источника эталонного напряжения, цифровые входы первого цифроаналогового преобразо- вателя соединены с выходами триггеров реверсивного счетчика, о т л ич .а ю щ и й с я тем, что, с целью уменьшений погрешности преобразования и повышениядостоверности выдаваемых кодов, в устройство введены второй и третий блоки сравнения, второй цифроаналоговый преобразователь, делитель напряжения на два, аналоговый ключ, счетчик, триггер дополнительного старшего разряда счетчика, триггер, четыре логических блока, четыре группы элементов И, две линии задержки, причем первые аналоговые входы второго и третьего блоков сравнения соединены с шийой входного сигнала, а выходы всех блоков сравнения соединены соответственно с первым, вторым и третьим входами первого логического блока, управляющие входы всех трех блоков сравнения соединены с выходом генератора тактовых импульсов, второй аналоговый вход второго блока сравнения соединен с первым входом делителя напряжения на два и с выходом аналогового ключа, первый аналоговый вход которогосоединен с выходом источника эталонного напряжения и с аналогбвым входом второго цифроаналогового преобразователя, вто рой аналоговый вход ключа соединен с выходом второго цифроаналогового преобразователя, второй аналоговыйвход первого блока сравнения соединен со вторым входом делителя напряжения на два, второй аналоговый вход третьего блока сравнения соединен с выходом делителя напряжения на два, первый, второй, третий, четвертый выход первого логического блока соединены соответственно с пер" вым, вторым, третьим, четвертым входами второго и третьего логических блоков, пятые входы второГо и третьего логических блоков соединены с выходом последнего разряда распределителя импульсов, шестой вход второго логического блока соединен с выходом первой линйи .задержки и со вхо дом -второй линии задержки, выход ко- И торой соединен с шестым входом третьего логического блока, вход первой линии задержки соединен с выходом генератора тактовых импульсов, седьмой вход второго логического блока сое динен с единичным выходом триггера, единичный и нулевой входы которого соединены соответственно с первым и вторым выходами четвертого логического блока, первая группа входов которой соединена с выходами разрядных триггеров реверсивного счетчика и с первыми входами элементов И первой группы, вторая группа входом четвертого логического блока соединена с выходами разрядных триггеров,счетчика, кроме дополнительного старшего разряда, с цифровыми входами второго цифроаналогового преобразователя и с первыми входами элементов И второй группы, а третий вход соединен с выходом генератора тактовых импульсов, при этом единичный выход триггера дополнительного старшего разряда счетчика соединен с управляющим входом аналогового ключа, выходы элемен О тов И первой группы соединены с установочными входами разрядных триггеров счетчика, кроме триггера дополнительного старшего разряда,а выходы И второй группы соедииены с установочными входами разрядных триггеровреверсивного счетчика, первый и второй выходы второго логического блока соединены соответственно со входом сдвига вправо и со входом сдвига влево на один разряд распределителя импульсов, третий и четвертыйвыход второго логического блокасоединены со вторыми входами элементов И соответственно первойи второй групп, кроме тоготретий выход второго логическогоблока соедннен с нулевым входом триг.гера доаоинительиого старшего разряда счетчика, первый и второй выходы третьего логического блока соединены соответственно со входами установки режкча сложения и вычитанииреверсивного счетчика, третий и четвертый выходы третьего логическогоблока соединены со вторыми входамиэлементов И соответственно третьейи четвертой групп, первые входы которых соединены с выходами соответствующих разрядов распределители импульсов , выходы элементов И третьейгруппы соединены со счетными входами триггеров соответствующих разрядов реверсивного счетчика, выходыэлементов И четвертой группы соединены со счетными входами триггеров соответствующих разрядов счетчика, кроме триггера дополнительного страшегоразряда,Источники информации,принятые во внимание при экспертизе 1. Преобразование информации в аналого-циФровых вычислительных устройствах и системах,.Под ред.Г. М, Петрова.М., Машиностроение 1973, с. 207.797064 Била з,9801 8 Тираж 999 Под ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж"3, Раушская наб., сно/5 филиал ППП фПатент , г. ужгород, ул. Проектна Составитель Л. Беляеваедактор И. цыткииа Техред .Н.Ковалева Коррек