Двухканальное устройство для сопряжения двух электронно вычислительных машин

(ЭВМ) .произвой между ержит нтов ИЛИ ый из коССР 984 м ле-ф" ДЛЯ СОПЛИТЕЛЬНЫХ леера т вычисли- использо ек 20, ре второй вый 24 вход 2 собой йство еГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) ДВУХКАНАЛЬНОЕ УСТРОИСТРЯЖЕНИЯ ДВУХ ЭЛЕКТРОННО-ВЫЧИМАШИН 57) Изобретение относится ельной технике и может бы Изобретение относится к вычисли-.тельной технике, может быть использовано для буферизации сообщений при обмене информацией между двумя электронными вычислительными машинами и является усовершенствованием известногоустройства по авт.св, Р 1180906.Цель изобретения - повышение производительности обмена информацией между ЭВМ,На чертеже дана схема предлагаемого устройства,Устройство 1 сопряжения содержитблок 2 памяти, первую 3 и вторую 4группы элементов ИЛИ, первый 5 и второй 6 элементы ИЛИ, первый 7 и второй8 каналы, каждый из которых содержитпервую 9 и вторую 10 группы элементовИ, информационные входы-выходы (линии) 11 устройства, первый 12, второй13, третий 14 и четвертый 15 элемен,80158752 2вано для буферизации сообщенимене информацией между двумяными вычислительными машинамиЦель изобретения - повьзпениедительности обмена информациеЭВМ, Устройство сопряжения адблок памяти, две группы элемепервый и второй каналы, каждторых содержит три группы злечетыре элемента И, элемент ИЛИмент задержки, регистр адрескомпаратора адреса, два тригмент И-НЕ, элемент НЕ, региснияблок прерывания, мультипл1 ил ты И, элемент ИЛИ 16, входы считывания 17 и записи 18 устройства, элемент 19 задержки, управляющий выходгистр 21 адреса, первый 22 и23 компараторы адресов, пери второй 25 триггеры, тактовый6 устройства элемент И-НЕ 27, элемент НЕ 28, третью 29 группу элементов И, мультиплексор 30, регистр 31 состояния, блок 32 прерывания, вход 33 установки устройства, выход 34 требования прерывания устройства, вход 35 и выход 36 предоставления прерывания устройства, Первая 37 и вторая 38 ЭВМ соответственно соедине. ны с каналами 7 и 8.Блок 2 памяти представляет оперативное запоминающее устро емкостью 4-32 К 16-разрядных словПервый компаратор 22 адресов предназначен для определения группы адр1587523 из Р-триггеров с входами начальнойустановки, информационные входы которых являются информационными входамирегистра 31 состояния, а тактовые входы, соединенные вместе, и входы установки, соединенные вместе, соответственно тактовым входом и входом установки. Регистр 31 может быть выполненна микросхемах типа К 555 ТМ 8, К 555ТМ 9 и др., представляющих собой наборР-триггеров с входами установки в "О"выходных сигналов,11 ри подаче на входы установки сигнала "0" все Р-триггеры переходят всостояние логических "0" независимоот состояний информационных входов.При переходе входа установки в сос. -тояние логической "1" разрешается зались в регистр 31 состояния.Р-триггеры запоминают информацию,стоящую на их информационных входахпри переходе тактового импульса изсостояния логического "0" в состояниелогическои "1".Назначение разрядов регистра 31состояния для каждого из каналов .7 или8 следующее: 1 группа и оставшиесяразряды используются для организацииработы ЭВМ 37 и 38 с устройством 1 попрерываниям; 2 группа разрядов используется для передачи сообщения от одной ЭВМ другой, причем, разряд разрешения прерывания 1 группы устанавливается в "1" ЭВМ 37 или 38 для разре-шения работы по прерыванию и передачиадреса вектора прерывания блока 32прерывания соответственно канала 7или 8; разряд готовности канала 7 или8 группы 1 устанавливается в "1" длявыработки устройством 1 сигнала требования прерывания соответственно вЭВМ 37 или 38 ("самопрерывание", например, при проверке работы блока 32прерывания); оставшийся разряд разрешения работы устанавливается вЭВМ 37 или 38 для выработки устройством 1 сигнала требования прерываниясоответственно в ЭВМ 38 или 37(встречное прерывание, например, припередаче сообщения от одной ЭВМ к дру.гой).Считывание информации. с регистров31 состояния происходит в каждом канале через четвертую группу 30 элемейтов И. Количество элементов определяется разрядностью двоичного слова,.ЭВМ 37 и 38. сов, соответствующих адресному полюблока 2 памяти, выделяемых программноиз общего адресного пространстваЭВМ 37 и 38, и представляет собойобычную схему компарации двоичногокода в позиционный, Первый компаратор 22 адреса может быть выполнен,например, на микросхемах сравнениятипа К 555 СП 1, На первые информацион 10ные входы поступает адрес устройствапо линии 11 устройства. На вторые вхо"ды поступает заданный код, например,с помощью перемычек или выключателейтипа ВДМ. 15Второй компаратор 23 адреса предназначен для определения адреса регистра 31 состояния из общего адресного пространства ЭВМ 37 и 38 и представляет собой обычную схему компарации двоичного кода в позиционный, Второй компаратор 23 адреса может бытьвыполнен аналогично первому компаратору 22 адресов. При совпадении адресарегистра 31 состояния с заданным выход переходит в состояние логическойц 1 ффаРегистр 21 адреса предназначен дляхранения адреса ячейки блока 2. памятив пределах одного цикла обращения ЭВМ ЗО37 или 38 к устройству 1 сопряжения.Регистр 21 адреса состоит из Р-триггеров, информационные входы которыхявляются информационными входами регистра 21 адреса, а тактовые входы,соединенные вместе, тактовым входом,количество Р-триггеров регистра 21адреса определяется количеством разрядов двоичного слова ЭВМ 37 или 38, .которое обычно равно 16. Регистр 21 4 Оадреса может быть выполнен на микро" схемах типа К 155 ТМ 5, К 155 ТМ 7 идр., представляющих собой Р-триггеры,состояние каждого из которых меняется в соответствии с состоянием информационного входа, когда тактовый входнаходится в состоянии логической "1",а при переходе тактового импульса всостояние логического "О" каждыйР-триггер запоминает записанную в нем 5 Оинформацию и состояние его остаетсянеизменным независимо от состояния,информационного входа,Триггеры 24 и 25 представляют собой Р-триггеры аналогично триггерамрегистра 21 адреса.Регистры 31 состояния предназначе-ны для обмена сообщениями между ЭВМ37 и 38. Регистр 31 состояния состоит5 158752Таким образом, для каждой из ЭВМ 37 или 38 все разряды соответствующего регистра 31 состояния канала 7 или 8 доступны по записи, при считывании - 5 доступны разряды 1 группы, оставшийся разряд соответствующего регистра 31 состояния канала 7 или 8, разряды 2 группы регистра 31 состояния другого канала (соответственно, 8 или 7) и ос тавшийся разряд регистра 31 состояния другого канала как готовность другого канала (собтветственно, 8 или 7),Блок 32 прерывания в. каждом канале устройства 1 позволяет организовать 15 работу по прерываниям с соответству" ,ющей ЭВМ и обеспечивает выработку сигнала требования прерывания (ТПР), прием и передачу сигнала предоставления прерывания (ППР), фор мирование и передачу адреса вектора прерывания. Блок прерывания может быть выполнен на микросхемах серии К 555.25Основными элементами являются триггеры Т 11 Р и ППР, которые можно выполнить на микросхемах К 555 ТМ 2Работа блока 32 прерывания разрешена при "1" на входе разрешения прерьвания. Если 30 на любом из входов готовности блока 32 прерывания присутствует логическая "1", то она через элемент ИЛИ, объединяясь по И с сигналом разрешения прерывания устанавливает в "1" триггер ТПР, тем самым формируется сигнал ТПР на выходе 34 устройства 1. Однако, если сигналы готовности будут сброшены, то сигнал ТПР на выходе 34 устройства 1 снимается. ЭВМ, получив 40 сигнал ТПР, вырабатывает сигнал считывания и ППР, поступающие на соответствующие входы считьвания и предоставления прерьвания блоку 32 прерывания. По сигналу считывания при усло вии, что ТПР находится в "1", устанавливается в "О" триггер ППР, тем самым запрещается прохождение. сигнала ППР через блок 32 прерывания с входа 35 на выход 36 устройства 1. С другого плеча триггера ППР формируется сигнал разрешения передачи адреса вектора прерывания, по которому; сбрасывается триггер ТПР, формируется адрес вектора прерывания. 55Схему формирования адреса вектора прерывания блока 32 прерывания можно выполнить, например, на элементах И и переключателях типа ВДМили пере 3 бмычках. Тогда заданный с помощью переключателей (или перемычек) адрес век,тора прерывания по сигналу разрешенияпередачи адреса вектора прерывания передается с информационных выходов бло.ка 32 прерывания в ЭВМ,Выполнение схем задания адресовкомпаратора 22,23 адресов и адресавектора прерывания с применением переключателей (или перемычек) расширяет возможности применения устройства1 для связи двух или более ЭВМ. Посигналу установки триггеры ТПР и ППРблока 32 прерывания устанавливаютсяв 1". Таким образом, в начальномсостоянии логика прерывания подготовлена к выработке сигнала ТПР по сигналам разрешения прерывания и готовности одного из каналов, сигнал ППРв начальном состоянии пропускается,с входа блока 32 прерывания на выход. Каждая из групп 9, 10,29 и 3,4 пред. ставляет собой соответственно набор отдельных элементов И и ИЛИ, имеющих по два входа каждый. Количество соотг" ветствующих элементов в группе определяется количеством разрядов двоичного слова ЭВМ. Как адрес, так и данные передаются по одним и тем же шинам линии 11, являются двунаправленными, что обеспечивается канальными приемопередатчиками ЭВМ. Это означает, что по одним и тем же шинам информация можж как приниматься, так и передаваться ЭВМ относительно одного и того же устройства. ЗВМ 37 и 38 представляют собой микроЭВМ, например, типа "Электроника",Функции синхронизации при передаче адреса и приеме-передаче данных вшполняют сигналы управления, поступающие от ЭВМ на входы 17,18,26. Сигнал синхронизации на вход 26 устройства 1 вырабатывается ЭВМ. Передний отрицательный фронт этого сигнала означает, что адрес находится на линии 11, Сигнал на входе 26 сохраня" ет активный уровень до окончания цик. ла обращения ЭВМ к устройству 1. Сигнал "Ввод" вырабатывается ЭВМ, поступает на вход 17 во время действия сигнала на входе 26 и означает, что ЭВМ готова принять данные от бло"ка 2 памяти или регистра. 31 состоянияпри операции "Считывание",Сигнал "Вывод" вырабатывается ЭВМ,поступает на вход 18 во время дейст 5вия сигнала на входе 26 и означает,что на линии 11 помещены. данные длязаписи в блок 2 памяти или регистра31 состояния при операции "Запись".Сигнал на выходе 20 ФОРмиРУется пу 10тем подачи сигналов "Ввод" или "Вывод" на элемент 19 задержки и информирует ЭВМ о том, что данные установлены или приняты с линии 11 устройством. Длительность определяется временем. обращения к блоку 2 памяти (время обращения к регистру 31 состоянияменьше времени обращения к блоку 2памяти), поскольку наличие сигнала навыходе 20 сигнализирует о завершенииоперации ввода-вывода, Элемент задержки может быть выполнен на микросхемахсерии К 555,. При включении питания или программно ЭВМ вырабатывает сигнал "Сброс",чтобы выполнить начальную установкувсех устройств, подключенных к ЭВМ,По сигналу "Сброс", поступающему навход 33 устройства 1, происходит начальная установка регистра 31 состояния и блока 32 прерывания,Устройство работает следующим образом,При включениипитания любой из ЭВМ 37 или 38 вырабатывается сигнал "Сброс", который уровнем логического "0" устанавливает в начальное состоя" ние регистр 31 состояния и блок 32 прерывания соответствующего; канала 40 7 или 8. После перехода сигнала начальной установки в состояние логической "1" ЭВМ 37 или 38 может выполнять операции обмена.1 45Обмен информацией между ЭВМ 37 или 38 и устройством 1 сопряжения происходит циклами "Ввод" или Вывод". Выдача адреса вектора прерывания блоком прерывания 32 канала 7 или 8 про" 50 исходит соответственно при прерывании программы ЭВМ 37 или 38.Со стороны ЭВМ 37 обмен осуществляется с регистром 31 состояния, блоком 32 прерывания канала 7, блоком 2 па" мяти устройства 1, со стороны ЭВМ 38 - с регистром 31 состояния, блоком32 прерывания канала 8, блоком 2 памяти. Так как в каждый канал устройства 1 введены блок 32 прерывания и регистр 31 состояния и доступ к ним не зависит от доступа к блоку 2 памяти, то обмен информацией ЭВМ 37 и 38 с указанными узлами устройства 1 может проходить одновременно (параллельно). Кроме того, если одна из ЗВМ обменивается информацией с блокбм 2 памяти, то со стороны другой ЭВМ в это же время (одновременно) возможен обмен с регистром 31 состояния или передача адреса вектора прерывания блока 32 соответствующего канала,Обращение ЭВМ 37 и 38 к регистрам 31 состояния устройства 1 может проходить одновременно. Рассмотрим в качестве примера циклы Вывод", 11 Ввод 1 при обращении к регистру 31 состояния.ЭВМ 37 или 38 в адресной части цикла "Вывод" передает по линии 11 адреса регистра 31 состояния. На входе26 присутствует высокий потенциал "1",Второй компаратор 23 адреса компарирует адрес и в случае совпадения егос адресом регистра 31 состояния сигнал логической "1" с выхода компаратора 23 адреса устанавливает в "1" триггер 25.С некоторой задержкой после установки адреса ЗВМ 37 или 38 устанавливает на входе 26 сигнал "0", триггер 25 запоминает записанную в нем информацию.После адресной части ЭВМ 37 или 38 помещает на линии 11 данные, которые необходимо записать в регистр 31 состояния, после чего устанавливает на входе 18 сигнал "Вывод". Так как на втором входе элемента И 15 присутствует "1", то сигнал "Вывод" через элемент И 15 поступает на тактовый вход регистра 31 состоянияПо переднему фронту сигнала ".Вывод" происходит запись в регистр 31 состояния, Одновременно сигнал "Вывод" через элемент ИЛИ 16 поступает на элемент 19 задержки, с выхода которого через поступает по управляницему выходу 20 в ЭВМ 37 или 38, в результате чего сигнал "Вывод" устанавливается в "0", снимаются данные с линии 11 и устанавливается высокий уровень "1" на входе 26.Операция считывания регистра 31 состояния происходит аналогично операции записи. Считывание информации в ЭВМ 37 и 38 происходит в цикле "Ввод" через. мультиплексор 30 по линии 11.Таким образом, при записи посредством регистра 3 состояния ЭВМ передает сообщение или подготавливает блок 0 32 прерывания к работе по прерываниям, при считывании ЭВМ получает сообщение от другой ЭВМ либо контролирует готовность блока 32 прерывания к работе по прерываниям. 15Работу устройства 1 по прерываниям рассмотрим на примере работы блока 32 прерывания канала 7, Если прерьвание разрешено, то на входе разрешения прерывания блока 32 присутствует "1" О с выхода 1 группы регистра 31 состояния.Если ЭВМ 38 готова к обмену с ЭВМ 37 по прерываниям, то она устаядвливает остав, йся разряд регистра 31 5 состояния канала 8 в "1", При появ.лении "1" на входе 8 готовности канала на выходе ТПР блока 32 прерьвания устанавливается "1", Сигнал ТПР с выхода 34 устройства 1 поступает в ЭВМ 30 37. ЭВМ 37, получив сигнал ТПР, устанавливает сигналы "Ввод" и через некоторое время ППР. С входа 17 устройства "Ввод" поступает через вход считывания логики прерывания и запрещает 35 передачу сигнала ППР с входа 35 через блок 32 на выход 36 устройства,1. Формируется сигнал разрешения передачи адреса вектора прерывания, пО которому устанавливается сигнал ТПР в "О" 40 и адрес вектора прерывания с выходов блока 32 прерывания по линии 11 поступает в ЭВМ 37. Сигнал разрешения передачи адреса вектора прерывания с выхода блока 32 через элемент ИЛИ 16 45 поступает на элемент 19 задержки, с выхода которого через время С поСтупает по выходу 20 в ЭВМ 37, в результате чего сигналы "Ввод" и ППР уста навливаются в "0", прекращается пере дача вектора прерывания и устанавливается в "0" сигнал на выходе 20. Следующая процедура прерьвания возможна после снятия и нового появления "1" на входе готовности канала 8. 55Прерывание по готовности канала 7 с выхода 1 группы регистра 31 состоя ния канала 7 происходит аналогично прерьванию по готовности канала 8.Прерывание в ЭВМ 38 происходит анало. -гично прерыванию в ЭВМ 37.Таким образом, синхронизация работы двух ЭВМ при работе с устройством1 при обмене сообщениями происходит поготовностям посредством регистров 31состояния или прерываниям посредствомрегистров 31 состояния и блока 32,Для понимания работы ЭВМ 37 и 38с блоком 2 памяти устроиства 1 рас-смотрим в качестве примера циклы "Вывод" и "Ввод" для ЭБМ 37 и цикл "Вывод" для ЭВМ 38,-ЭВМ 37 в адресной части цикла "Вывод" передает по линии 11 адрес ячейки блока 2 памяти, в которую необходимо записать информацию. На входе 26при этом присутствует потенциал "1",который поступает на тактовые входытриггера 24 и 25 и регистра 21 адресаканала 7. В регистр 21 адреса произ"водится запись адреса.Первый компаратор 22 адреса компарирует адрес и в случае принадлежности его адресному полю блока 2 памятиподает сигнал на информационный входпервого триггера 24, который устанавливается в "1". Сигнал с выхода первого триггера 24 поступает на первыйвход элемента И-НЕ 27, на втором входекоторого присутствует высокий потенциал "1" с выхода элемента И-НЕ 21 канала 8, и вызывает на его выходе появление сигнала "О". На выходе элементаНЕ 28 появляется разрешающий сигнал"1", который поступает на вторые входыэлементов 9, 10,12,13,29.С некоторой задержкой после установки адреса ЭВМ 37 устанавливает навходе 26 сигнал "О", регистр 21 адреса и триггер 24 при этом запоминаютзаписанную в них информацию.Спустя некоторое время после установки адреса первой ЭВМ 37 втораяЭВМ 38 также начинает выполнять цикл"Вывод" - помещает адрес на линии 11канала 8. Компарирование адреса первымкомпаратором 22 адреса, установкатриггера 24 в "1" и запись адреса врегистр 21 адреса канала 8 происходят аналогично описанному для канала 7. Однако разрешающий сигнал на выходе элемента И-НЕ 27 не появляется, поскольку элемент И-НЕ 27 блокируется по второму входу сигналом "О" с выходаэлемента И-.НЕ 27 канала 7. После установки ЭВМ 38 адреса на входе 26 по". является сигнал "О", что приводит кзапоминанию записанной информации врегистре 21 адреса и триггере 24 канала 8.После адресной части ЭВМ 37, а снекоторой задержкой иЭВМ 38 помещаютна линии 11 данные, которые необходимо записать в блок 2 памяти, послечего на линиях 18 появляются сигналы"Вывод".Так как на втором входе элемента И 13 канала 7 присутствует сигнал "1", то сигнал Вывод" через элемент ИЛИ б поступает на управляющийвход блока 2 памяти "Запись". Приэтом на адресных и информационных вхо дах блока 2 памяти присутствуют соответственно адрес с выходов элементовИ 29 через элементы ИЛИ 4 и данные свыходов элементов И 9 через элементыИЛИ 3. Следовательно, происходит операция записи выданных ЭВМ 37 данныхпо необходимому адресу. Одновременносигнал "Вывод" с элемента И 13 черезэлемент ИЛИ 16 поступает на элемент19 задержки, с выхода которого черезвремя С поступает с выхода 20 устройства 1 в ЭВМ 37, в результате чего сигнал "Вывод" устанавливается в"0", снимаются данные с линии 11 иустанавливается высокий уровень "1 ф 30на входе 26. В это время сигнал "Вывод" на входе 18 канала 8 никакихдействий не производит, так как онблокируется элементом И 13, на втором входе которого присутствует сигнал "0" с выхода элемента НЕ 28Как только на входе 26 канала 7 установится сигнал "1", триггер 24 ирегистр 21 адреса устанавливаются в"О", поскольку на линии 11 информация отсутствует. На выходе элементаИ-НЕ 27 появляется сигнал "1", навыходе НЕ 28 - "0", на выходах элемента И-НЕ 27 и элемента НЕ 28 канала 8 соответственно "О" и "1". Сигнал 45с выхода элемента НЕ 28 поступает навторые входы элементов И 9, 1 О, 12,13, 29 канала 8. Аналогично каналу7 сигнал "Вывод" с входа 18 через,элемент ИЛИ 6 поступает на управляющий вход блока 2 памяти "Запись", производя операцию записи, и через элемент ИЛИ 16 на элемент 19 задержки,Завершение цикла "Вывод" для ЭВМ 38происходит аналогично описанному дляЭВМ 37,Если во время операции записи данных, выполняющейся со стороны ЭВМ38, ЭВМ 37 начинает выполнять цикл"Ввод", помещая адрес на линии 11,происходит заполнение адреса в регистре 21 адреса, установка в "1" триггера 24 и появление "1" на входе 17.Данное состояние сохраняется .до момента установления триггера 24 канала 8 после окончания цикла "Вывод" всостояние "0", что приводит к разбло-кированию элемента И-НЕ 27 канала 7и, как следствие, к появлению сигнала "1" на выходе элемента НЕ 28. Сигнал "Ввод" через элемент И 12 поступает на управляющий вход блока 2 памяти "Считывание", производя считывание информации из блока 2 памяти позаданному адресу, и через элементИЛИ 16 и элемент 19 задержки на выход20, инциируя тем самым завершение цикла "Ввод" со стороны ЭВМ 37.В случае одновременного обращенияЭВМ 37 и 38 к устройству 1 сопряжения,т,е, одновременного помещения адресана линии 11, происходит появление "1"на входах элементов И-НЕ 27, запоминание . адресов в регистрах 21 адресови присутствие сигналов "Ввод" или."Вывод" на одном из входов 17 или 18каналов 7 и 8.Так как элементы И-НЕ 27 с их взаимными связями представляют собойКБ-триггер, то одновременное поступление на их первые входы сигналов "1"приводит к неопределенному (непредсказуемому) состоянию выходов элементЬв И-НЕ 27, Однако это состояние будет одним из двух: на выходе элементаИ-НЕ 27 канала 7 присутствует "0",а на выходе элемента И-НЕ 27 канала8 "1", или наоборот. Таким образом,работа устройства 1 сопряжения в дальнейшем происходит аналогично работе,описанной для режима последовательно-го обращения ЭВМ 37 и 38 к устройству1 сопряжения,ЭВМ во время работы обмениваютсякак массивами информации, так и отдельными сообщениями-управляющего характера. В основном изобретении весьобмен информацией между двумя ЭВМ происходит через общую память. Функциисинхронизации работы двух ЭВМ приодновременном обращении к устройствувыполняются посредством семафора, расположенного в области памяти. Это усложняет работу с устройством, так какдля синхронизации работы двух ЭВМнеобходимо постоянно или периодическивести опрос семафора, что ведет к сни 1587523жению производительности двух ЭВМ,Кроме этого, при одновременном обращении двух ЭВМ к памяти снижается быстродействие обмена: цикл обмена одной15ЭВМ с устройством увеличивается в 11,5 раза, а так как семафор расположенв области памяти, то быстродействиеустройства зависит от частоты опросасемафора, следовательно, быстродейст Овие устройства при обращении к памятиснижается в 1-1,5 раза.В предлагаемом устройствев аналогичных случаях обмена информациеймежду двумя ЭВМ имеется воэможностьорганизовать: обмен информацией черезобщую память устройства; обмен сообщениями посредством регистров состояния;синхронизацию работы двух ЭВМ посредством встречных прерываний и регистров состояния,Кроме этого, имеется возможностьсамопрерывания в каждом канале устройства, например, с целью проверки работы блока прерывания, 25Существенными отличиями предлагаемого двухканального устройства сопряжения двух электронно-вычислительныхмашин от известного являются: введение в каждый канал устройства регистра состояния и четвертой группы элементов И, а также в каждом канале соответственное соединение входов регистра состояния и выходов четвертойгруппы элементов И с информационнымивходами-выходами устройства, соединение второй группы выходов регистрасостояния с первыми входами соответствующих элементов И четвертой группыдругого канала, что позволяет произво дить обмен сообщениями между двумяЭВМ посредством регистров состоянияустройства; введение в каждый каналустройства логики прерывания, а также в каждом канале соответственное со единение выходов логики прерывания синформационными входами-выходами устройства, соответственное соединениепервой группы выходов регистра состояния с входами готовности данного канала и разрешения прерывания логикипрерывания и с первыми входами соответствующих элементов И четвертойгруппы, соединение оставшегося выходарегистра состояния с первым Входом соответствующего элемента И четвертойгруппы, с входом готовности данногоканала логики прерывания другого канала и с первым входом соответствующе" го элемента И четвертой группы другого канала, что позволяет организоватв работу двух ЭВМ в реальном масштабе времени по прерываниям.Формула изобретенияДвухканальное устройство для сопряжения двух электронно-вычислительных машин по авт.св. У 1180906, о т-. л и ч а ю щ е е с я тем, что, с целью повышения производительности обмена информацией между ЭВМ, в каждый канал устройства введены второй компаратор адреса, второй триггер, регистр состояния, мультиплексор, блок прерывания, третий и четвертый элементы И, при этом в каждом канале информационные входы второго компаратора адреса, информационные входы ре- гистра состояния, выходы мультиплексора, информационные выходы блока прерывания подсоединены к информационным входам-выходам устройства, выход второго компаратора адреса соединен с П-входом второго триггера, синхровход которого подключен к синхровходурегистра адреса, третий и четвертыйвходы элемента ИЛИ соединены соответственно с выходами третьего и четвертого элементов И, выход второго триггера соединен с первыми входами третьего и четвертого элементов И, вторые входы которых являются соответственно входами чтения и записи устройства, вторые входы элементов И четвертой группы и тактовый вход регистра состояния соединены соответственно с выходами третьего и четвертого элементов И, вход установки регистра состояния соединен с входом установки блока прерываний и является входом начальной установки устройства, выходы требования прерывания и предоставления прерывания блока прерываний являются соответственно одноименными выходами устройства, а ,входы чтения и предоставления прерывания блока.прерываний являются одноименными входами устройства, выход разрешения передачи адреса вектора прерывания блока прерывания соединен с пятым входом элемента ИЛИ, выходы разряда готовности данного канала и разрешения прерывания регистра состояния соединены с информационными входами блока прерываний и с первым информационным входом мультиплексора, первый управляющий15 1587523 Составитель А. ЗасоринРедактор С. Патрушева Техред Л.Сердюкова К ор Н. Ревска 5 б одписно по изобре -35, Рауш ния кая н роизводственно-издательский комбинат "Патент", г. Ужгород гарина, 10 вход которого соединен с выходом старшего разряда регистра состояния, синровходом блока прерываний другого канала и с вторым управляющим входом Заказ 2421 ,Т ВНИИПИ Государственного комитет 113035, Москва, мультиплексора другого канала, информационные выходы регистра состояниясоединены с вторым информационным входом мультиплексора другого канала,ткрытиям при ГКНТ СССРд. 4/5