Нелинейное устройство фазовой коррекции

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) (11) С 1) 4 С 05 В 5/О ПИСАНИЕ ИЗОБРЕТЕНИ ЕЛЬСТ К АВТОРСКОМ.Горбачеестнер ельство СССР5/01; 1978. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) НЕЛИНЕЙНОЕ УСТРОЙСТВО ФАЗОВОЙ КОРРЕКЦИИ(57) Изобретение относится к област технических средств коррекции систе автоматического управления и регули рования, в которых может быть испол зовано для компенсации инерционных свойств блоков неизменяемой части системы путем создания фазоопережающих свойств сигнала управления, мо жет быть также использовано в систе мах с нефильтрующнми свойствами и является усовершенствованием известного устройства по авт. св. В 767700, Целью изобретения является расширение диапазона сигналов, корректируемых устройством. Поставленная цель достигается за счет того, что в устройстве анализизируется вид входного сигнала и определяется его признак. Если сигнал аналоговой, он преобразуется в ступенчатый сигнал, сравнивается с исходным сигналом, и полученная разность суммируется с исходным сигналом. Если сигнал ступенчатый, то он дважды преобразуется в ступенчатый сигнал под действием двух с тактовых последовательностей, сдвинутых на такт одна относительно другой, новые ступенчатые сигналы сравниваются с исходным, полученные раз- С ности суммируются, интегриру)отся на протяжении каждого такта, а результа- Е ты интегрирования суммируются с исходным сигналом. 7 ил4 ьИзобретение относится к техническим средствам коррекции систем автоматического управления и регулирования, в которых может быть использовано для компенсации инерционныхсвойств блоков неизменяемой частисистемы путем создания Фазопередаюших свойств сигнала управления, атакже может быть использовано в системах с нефильтрующими свойствами.11 елью изобретения является расширение диапазона сигналов, корректируемых устройством,На фиг,1 представлена блок-схема 15описываемого устройства; на фиг.2 -временные диаграммы работы устройства при дискретном входном сигнале;на фиг.3 - временные диаграммы работы устройства при непрерывном входном 20сигнале; на Фиг,4 - принципиальнаяэлектрическая схема распределителяимпульсов; на фиг.5 - временные диаграммы его работы; на Фиг.б - принципиальная схема управляемого интеграла; на Фиг.7 - принципиальнаяэлектрическая схема блока ступенчатогопреобразования сигнала.Нелинейное устройство фазовой коррекции содержит первый блок 1 ступен чатого преобразования сигнала, первыйблок 2 сравнения, первый сумматор 3,распределитель 4 импульсов, второй,блок 5 ступенчатого преобразованиясигнала, второй блок б сравнения,второй сумматор 7, управляемый интегратор 8, тактовый вход 9 и вход 10"Признак входного устройства", первый 11 и второй 12 выходы распределителя 4 импульсов, делитель 13 частоты импульсов на два, элемент НЕ 14,элементы И 15 - 19, элементы ИЛИ 20,, 21, элемент НЕ 22, элемент ИЛИ 23,резисторы 24 - 29, ключи 30, 31, конденсатор 32, операционные усилители33 - 35, общую шину 36, ключ 3, кон-денсатор 38, резистор 39, операционный усилитель 40. Кроме того, на чертежах обозначены: У- входной сигнал устройства Б - выходной сигнал50-го блока; Н, Б - сигналы напервом и втором входах распределителя импульсов; Б , - сигнал признаковтипа входного сигнала П, которыйпринимает значение логического "нуля", если входной сигнал Б- непрерывный, и значение логической"единицы", если входной сигнал Б.дискретный. Распределитель 4 импульсов (фиг.4)служит для формирования импульсныхпоследовательностей Б и Б , обеспечивающих правильное функционирование блоков 1 и 5 ступенчатого преобразования сигнала. На его вход посту.пают импульсы У тактовой частоты(фиг.5), Если сигнал признака Бпредставляет сооой логическую "единицу" (входной сигнал дискретный), тоимпульсы тактовой частоты делятсяна два делителем 13 и через элементыИ 15, 17 и элемент ИЛИ 20 поступаютна выхоц 11 в виде сигнала У Элемент И 19 закрыт сигналом признакаБ через элемент НЕ 14. В этом жережиме импульсы тактовой частоты, деленные на два делителем 13, через элементы И 16, 18 и элемент ИЛИ 21 поступают на выход 12 распределителя 4импульсов. В результате на обоих выходах распределителя 4 будут сформированы две последовательности импульсов с частотой, деленной на два поотношению к тактовой частоте, причем на выходе 12 импульсы У смещены на такт по отношению к импуль-сам П на выходе 11 (Фиг,5),Когда сигнал признака П, стано"вится логическим "нулем" (аналоговыйвходной сигнал), то закрываются элементы И 17, 18, а на выходе 11 появляются импульсы Б тактовой частотыВыходной сигнал элемента НЕ 14 обеспечивает через элемент ИЛИ 21 появление единичного импульса Б, навыходе 12 распределителя 4 импульсов(Фиг.5),Интегратор 8 (Фиг.б) служит дляформирования фазоопережающих добавокв режиме работы, когда входной сигнал Б - дискретный. В режиме работы, когда входной сигнал П - аналоговый, интегратор 8 представляетсобой усилитель с коэффициентом усиления, равным единице. Если признаксигнала 11, - единичный (дискретныйвходной сигнал), то через элемент НЕ22 ключ 31 разомкнут, а. через элемент ИЛИ 23 на ключ 30 поступают импульсы тактовои частоты Б 9Каждыиимпульс тактовой частоты замыкаетключ 30 и тем самым сбрасывает в нульинтегратор 8, собранный на операционном усилителе 33, резисторе 24,конденсаторе 32, В период между так".овыми импульсами У интегратор 8осуществляет интегрирование напряжения Б , Через суммирующий усилитель,собранный на операционном усилителе35, резисторах 27 - 29, на выходеинтегратора 8 формируется выходнойсигнал О , представляющий собой накаждом малом промежутке времени линейно нарастающее напряжение. Скорость изменения этого напряжения опопределяемый резистором 28, отключенключом 31,левой логический уровень (аналоговыйвходной сигнал) то через элементы тегратор 8 блокируется, что эквивалентно заземлению входа через резистор 27 суммирующего усилителя, собранного на операционном усилителе 35 рационном усилителе 34, резисторах 25, 26, подключает вход Б, к второмувходу суммирующего усилителя черезрезистор 28. По этому входу суммирующий усилитель имеет единичный коэффициент усиления, что обеспечиваетсявыбором резисторов 28, 29. ОперациРассмотрим работу устройства вцелом с момента времени й, (фиг,2),с которого входной сигнал 0имеетдискретную форму представления. В онный усилитель 34 и резисторы 25, 26 35 служат для согласования полярностей напряжения, Таким образом, в режиме работы с аналоговым сигналом на выходе интегратора 8 будет напряжение .У 8, равное входному напряжению У,. Первый блок 1 ступенчатого преобразования сигнала (фиг.7) служит для преобразования входного сигнала Нв дискретный (ступенчатый) сигнал, если Б- аналоговый сигнал, и для хранения дискретного значения Уна этом случае сигнал признака Бпринимает уровень логической единицы Согласно приведенному выше описанию распределитель 4 импульсов формирует 40 в этом случае две последовательностиимпульсов Уи Н сдвинутые однаотносительно другой на один такт, с частотой, уменьшенной в два разапо отношению к тактовой частоте. Первый блок 1 ступенчатого преобразова-ния сигнала Фиксирует значение входмалом промежутке времени, если Бдискретный сигнал, Согласно описанноного дискретного сигнала 0по каж-,дому из импульсов О, а второйблок 5 ступенчатого преобразованиясигнала фиксирует значение входногодискретного сигнала Н. по каждомуиз импульсов У . На выходах указанных блоков формируются сигналы Н и му ниже алгоритму работы при дискретном и аналоговом входном сигналахна первый блок 1 ступенчатого преоб 50 разования сигнала поступают импульсыУ от распределителя 4 импульсов.Каждый импульс Б замыкает ключ 37,На конденсаторе 38 фиксируется значение Б , и через повторитель напряжения, собранный на операционном уси.лителе 40, в течение времени междутактовыми импульсами напряжение Ц Б соответственно, В первом блоке 2сравнения происходит вычитание сигнала Б, из входного ступенчатого сигнала 0 . На выходе первого блока 2сравнения формируется разностный сигнал Б, характеризующий скорость иэз 14413464фиксируется,на его выходе. Величинаконденсатора 38 и резистора 39 выбирается такой, чтобы время заряда кон.денсатора 38 было значительно меньшепериода следования тактовых импульсов У наибольшей частоты.Второй блок 5 ступенчатого преобразования сигнала, как и первый блок ределяется амплитудным значением сиг 1 ступенчатого преобразования сигнала, служит для хранения дискретногозначения Б, на малом промежутке времени, если входной сигнал Нз - дискретный," если У имеет аналоговую15 форму, второй блок 5 ступенчатогопреобразования сигнала переходит вЕсли признак сигналаимеет.ну" режим работы повторителя напряжения.Это обеспечивается тем, что в режимеработы с аналоговым входным сигналом НЕ 22, ИЛИ 23 замыкается ключ 30. Ин Нз с распределителя 4 импульсов проходит сигнал Б логической "единицы". Ключ 37 постоянно замкнут, итак как величина конденсатора 38 ирезистора 39 выбирается описанным и резисторах 27 - 29. Замкнутый ключ .21 выше образом, то на выходе операционного усилителя 40 будет повторятьсянапряжение Б.В качестве второго блока 6 сравнения можно применить устройствоЭ 0 сравнения на операционном усилителе.менения входного дискретного сигнала 0, за время такта импульсов 0.На выходе второго блока 6 сравнения аналогичным образом получается разностный сигнал 0, характеризующий скорость изменения входного сигнала 0за время такта 0, .Оба разностных сигнала 0 и 0 суммируются на втором сумматоре 7, ц формируя сигнал О характеризующий скорость изменения входного дискретного сигнала 0 на каждом такте импульсов тактовой частоты 0.Как было показано выше, интегратор 8 при дискретном входном сигнале 0 в каждом такте импульсов 0 выра-, батывает линейно изменяющееся напряжение 0 , скорость изменения которого зависит от уровня сигнала 07. Сигнал :2 О 0 поступает на первый сумматор 3, 1 где суммируется с входным напряжением,08 . В результате ка выходе сумматора 3 будет сформирован выходной си 1 -Поскльку си нал 08 на каж дом такте 0 несет информацию о скорости изменения входного дискретного сигнала 0, то выходной дискретный сигнал 0 зШ) нелинейного устройства фазовой коррекции будет иметь по- о ложительный фазовый сдвиг по отношению к входному дискретному сигналу 0 Вх фРассмотрим теперь работу устройства для аналоговой формы входного сигнала 0 (фиг,З). Пусть с некоторого момента времени2 сигнал 0 становится аналоговым. В этом случае сигнал признака 0 м принимает уровень логического "нуля". Согласно описан" ному выше принципу работы распреде" лителя 4 импульсов последний формирует в этом режиме на выходе 0 1 импульсы с частотой, равной тактовой частоте, а на выходе 0 вырабатыва 48 ется уровень логической "единицы".Тактовые импульсы 0 , поступают на первый блок 1 ступенчатого преобразования сигнала, который работает в этом режиме, как в прототипе. Уро" вень логической "единицы" 0 переводит второй блок 5 ступенчатого преоб. разования сигнала в режим повторителя напряжения 0. В результате на оба входа второго блока 6 сравнения поступают одинаковые напряжения и его55 выходной сигнал 0 равен нулю. Вы;ходной сигнал 0 второго сумматора7 в этом случае равен входному сигналу О, который вырабатывается как разностный сигнал между 0 и 0 в первом блоке 2 сравнения. Интегратор 8 в случае, когда сигнал 0 признака равен логическому "нулю", переходит в режим повторителя, как было показано в описании работы интегратора 8. Выходной сигнал его 0 в этом случае равен входному 0 или, что то же самое, 0 . В результате на первом сумматоре происходит суммирование сигналов 0 д и входного сигнала 0 как в нелинейном устройстве-прототипе фазовой коррекпии.Таким образом, использование новых элементов - распределителя импульсов, второго блока ступенчатого преобразования сигнала, второго блока сравнения второго сумматора и управляемого интегратора - выгодно отличает предлагаемое нелинейное устройство фазовой коррекции от известного, так как позволяет вносить положительный фазовый сдвиг выходного сигнала по отношению к входному как для аналогового, так и дискретного входного сигнала то есть расширить диапазон корректирующих сигналов.формула изобретенияНелинейное устройство фазовой коррекции по авт. св. Р 767700, о т л и-, ч а ю щ е е с я тем, что, с целью расширения диапазона сигналов, корректируемых устройством, в нем дополнительно установлены распределитель импульсов, второй блок ступенчатого преобразования сигнала, второй блок сравнения сигнала, второй сумматор и интегратор, причем выход первого блока сравнения подключен к первому входу первого сумматора через последовательно соединенные второй сумматор и интегратор, тактовый вход и вход "Признак входного сигнала" устройства подключены соответственно к первому и второмууправляющим входам интегратора и к первому и второму входам распределителя импульсов, соединенного первым входом с вторым входом первого блока ступенчатого преобразователя сигнала, а вторым выходом - с первым входом второго блока ступенчатого преобразователя сигнала, выходом подключенного к первому входу второго блока сравнения, а вторым входом - к входу анализато 7 1441346 8ра входного сигнала, к первому входу второго блока сравнения, соединеннопервого блока ступенчатого нреобра-го выходом с вторым входом второгозования сигнала и к второму входу сумматора.1443346 Составитель Г.НефедоваТехред Л.Олийнык рректор Э,Лончаков Редакто овская О Тираж 866 ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 13035, Москва, Ж"35, Раушская наб., д, акаэ 6285 5 одпис Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4