Устройство для контроля электронных устройств

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 191 8 11 4 С 06 Г 11/2 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ходом ор, р тактовым генератор, ко пределитель импульсов, я, сдвигающий регистр,мута блок счеттносится к вычислиавтоматике и можетв системах автомасравн чик и ф-лы,э.п.с ок подготовки данныхил,ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Гуляев В.А., Макаров С.М., Новиков В.С. Диагностика вычислитель ных машин. Киев: Техника, 1981, с, 131-163.Авторское свидетельство СССР В 696464, кл. 0 06 Г 1/26, 1977. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЭЛЕКТ:РОННЫХ УСТРОЙСТВ(57) Изобретение отельной технике ибыть использовано тического контроля интегральных микросхем, а также блоков и устройствдискретного действия при их производстве и эксплуатации. Целью изобретения является повышение быстродействияустройства. Устройство позволяет накаждом наборе тестовой последовательности сократить число прерываний вЦВМ и затрат машинного времени на организацию процесса прерывания. Устройство для контроля электронных устройств содержит триггер со счетнымИзобретение относится к вычислительной технике и автоматике и можетбыть использовано в системах автоматического контроля интегральных мик.росхем, а также блоков и устройств 5дискретного действия при их производстве и эксплуатации.Цель изобретения - повышение быстродействия устройства,На фиг. 1 представлена функцио- Ональная схема устройства для контроляэлектронных устройств; на фиг, 2то же, распределителя импульсов; нафиг. 3 - то же, блока сравнения;на фиг, 4 - то же, блока подготовки 15данных; на фиг. 5 - временная диаграмма работы устройства.Устройство для контроля электронных устройств (фиг. 1) содержит цифровую вычислительную машину (ЦВМ) , :Ютриггер 2 со счетным входом, тактовый генератор 3, коммутатор 4, контролируемое устройство 5, распределитель импульсов (РИ) 6, блок 7 сравнения, сдвигающий регистр 8, счетчик9, блок 10 подготовки данных, третий11 и десятый 12 выходы РИ 6, первый13 и второй 14 выходы РИ 6, четвертый15, пятый 1 б, шестой 7, седьмой 18,восьмой 19 и девятый 20 выходы РИб, зОвыход 21 останова процесса контроляустройства, информационный выход 22устройства, установочный вход 23 уст,ройства.Распределитель 6 импульсов (фиг. 2) З 5 содержит шестой 24, второй 25 и седьмой 26 элементы И соответственно, пятый элемент ИЛИ 27, второй счетный триггер 28, четвертый элемент И 29, второй элемент ИЛИ 30, первый элемент И 31, первый 33, третий 34 и четвертый 34 элементы ИЛИ, третий 35 и первый 36 счетные триггеры соответственно, третий элемент И 37, счетчик 38, дешифратор 39, восьмой элемент И 40, шестой элемент ИЛИ 41, второй триггер 42 десятый 43, одиннадцатый 44, двенадцатый 45 и девятый 46 элементы И соответственно, первый триггер 47 и пятый элемент И 48, 50Блок 7 сравнения (фиг, 3) соцержит регистр 49 и схему 50 равенства.Блок 10 подготовки данных (фиг. 4) содержит первый регистр 51 схему 52 сравнения, первый элемент И 53,первый элемент ИЛИ 54 счетчик 55 ошибок, второй коммутатор 56, дешифратор 57, первый коммутатор 58, и регистров 59, селектор-мультиплексор60, второй 6 и третий 62 элементы Ии второй элемент ИЛИ 63,Зхоц тестовой последовательностии информационный выход устройствапредставляют собой и-разрядный кодв соответствии с разрядностью выбранной ЦВМ,Вход и выход объекта 5 контроляпредставляет собой код с числом разрядов меньше или равно и.Выход счетчика 9 представляет собой 1-разрядный код.Комглутатор 4 может быть построенна 2 и двухвходовых схемах И (по двесхемы И на один разряд информационного выхода ЦВМ), При этом сигнал напервом (ВЫХ.) и втором (ВЫХ,2) выходах коммутатора 4 соответственносоставляет: ВЫХ 1"ИНфхфТГ 2; ВЫХ 2 ИНФхфТГ 2, где ИНФ 1 - сигнал логического"О" или "1" З.-го разряда информационного выхода ЦВМ; ТГ 2, ТГ 2 - соответственно прямой и инверсный выходныесигналы триггера 2.Устройство работает следующим об-разом.Перед началом работы сигналом,подаваемым по линии 23 связи, триггер 2, тактовый генератор 3, РИ 6 иолок 10 подготовки данных устанавли-ваются в исходное (нулевое) состояние, На каждом наборе тестовой последовательности устройство последовательно выполняет три цикла. Временнаядиаграмма работы устройства для одного набора тестовой последовательности приведена на фиг. 5,При выполнении первого цикла ЦВМ 1выдает в объект 5 контроля по информационному каналу очередной набортестовой последовательности. Выходнойкод контролируемого устройства 5 какреакция на поданный входной код записывается в регистр 49 блока 7 сравнения,Первый цикл начинается по сигналу запуска с управляющего выхода ЦВМ, устанавливающего триггер 2 в "1" и запускающего тактовый генератор 3, Выходной сигнал триггера 2 является управляющим для коммутатора 4. С информационного выхода ЦВМ на вход коммутатора 4 поступает очередной набор тестовой последовательности. Сигналом с выхода триггера 2 разрешается прохождение набора тестовой последовательности на вход объекта 5233контроля. Выходной код контролируемого устройства 5 поступает на регистр 49 блока 7 сравнения.Последовательность сигналов тактового генератора 3 через элемент И 31 5 запускает счетчик 38. Сигнал с первого выхода дешифратора 39 участвует в формировании сигнала в линии 1 связи, управляющего записью выходного кода контролируемого устройства О 5 после окончания в нем переходных процессов в регистр 49, а также обнуляющего счетчик 38 и останавливающего тактовый генератор 3, На этом заканчивается первый цикл. 15При выполнении второго цикла сравнивается эталонный код, выдаваемый ЦВМ 1, и выходной код контролируемого устройства 5. По результату сравнения формируется код, единица в любом из Ю разрядов которого говорит о несравКении для данного разряда кода объекта контроля и эталонного кодаПосле-. довательно для каждого разряда со значением , начиная с младшего, 25 формируется код адреса этого разряда и записывается в блок подготовки данных. После окончания формирования блока данных для ЦВМ в нее выдается сигнал прерывания, ЗОВторой цикл также начинается сигналом запуска с управляющего выхода ЦВМ 1, отстоящего по времени от первого сигнала запуска на время не менее 4 Т, где Т - период повторения частотыз35 тактового генератора 3. Через время меньше или равно Т после окончания сигнала запуска ЦВМ выдает с информационного выхода на коммутатор 4 эталонный код. Сигналом запуска устаи и40 1 навливается в 0 триггер 2 и запускается тактовый генератор 3.При значении 0" выходного сигнала триггера 2 эталонный код через коммутатор поступает на схему 50 ра 45 венства и сравнивается с выходным кодом контролируемого устройства 5, поступающим на схему 50 равенства с выхода регистра 49. фТактовый генератор 3 вырабатывает 50 последовательность сигналов, запускающих счетчик 38, в результате чего дешифратор 39 выдает сигнал поочередно на каждом из своих выходов, Сигнал с первого выхода дешифратора 39 уча ствует в формировании сигнала в линии 13 связи, по которому код с выхода схемы 50 равенства переписывается1505 ла и.Сигнал с второго выхода дешифратора 39 имеет длительность, равную одному периоду повторения сигналов тактового генератора 3. Сигнал с третьего выхода дешифратора 39 устанавливает в триггер 47, блокирующий запуск счетчика 38через элемент И 31 на время выдачи последовательности и сигналов элементами И 43, 45, 44. После завершения выдачи и сигналов с выхода счетчика 9 на элемент И 46 поступает К-разрядный единичный код, При этом сигналом с выхода элемента И 46 устанавливается в "1" триггер 36, Сигналом с его выхода устанавливаются в "0" триггеры 42, 47, При этом прекращается выдача сигналов с выхода элементов И 43, 45, 44 и снимается блокировка запуска счетчика 38. Очередным запускающим сигналом с выхода тактового генерато 4в сдвигающий регистр 8, Сигналом совторого выхода дешифратора 39 устанавливается в "1" триггер 42, разрешая формирование на выходе элементовИ 43, 45, 44 сдвинутых одна относительно другой последовательностейи сигналов, где и - число разрядоввыходного кода объекта 5 контроля,Каждым сигналом в линии 17 связис выхода элемента И 45 при условииединичного выхода сдвигающего регистра 8 увеличивается на единицу состояние счетчика 55, и на соответствующем выходе дешифратора 57 появляетсяединичный сигнал, управляющий выбором номера регистра 59 для записив него выходного кода счетчика 9,являющегося кодом адреса неисправного разряда. Момент записи кода в регистр 59 определяется сигналом в линии 16 связи с выхода элемента И 44,проходящего через элемент И 62 приусловии единичного выхода сдвигающегорегистра 8.Каждый из.п регистров 59 содержитпо К разрядов, где К для предельногослучая, когда все выходы объектаконтроля не совпадают с эталоннымкодом, выбирается из условияК 1 ор,где К - число разрядов кода; вьщавае -мого по информационному каналу ЦВМ.Поскольку случай полного несовпадения разрядов маловероятен, на практике число регистров 59 может бытьуменьшено на 40-507 относительно чис5051231ра 3 снимается сигнал с третьего выхода дешифратора 39, При этом в счетчик 55 записано число всех разрядоввыходного кода блока 7 сравнения,имеющих значение "1",5Сигналом с четвертого выхода дешифратора 39 через элементы ИЛИ 41,63 состояние счетчика 55 увеличивается на единицу.Сигналом с пятого выхода дешифратора 39 код счетчика 55 переписывается в регистр 51 и в ЦВМ 1 выдаетсясигнал прерывания.Сигналом с шестого выхода дешифратора 39 счетчик 55 через элемент ИЛИ 1554 устанавливается в "О". На этом заканчивается второй цикл.При выполнении третьего цикласформированные данные в виде наборакода адресов неисправных разрядов по 20информационному каналу выдаются нЦВМ 1, затем в систему прерыванияЦВМ 1 выдается сигнал останова процесса, свидетельствующий об окончанииобмена с ЦВМ 1 по данному текущему 25набору тестовой последовательности,После этого ЦВМ 1 или анализирует результаты или переходит к следующему набору тестовой последовательности, ЗО Третий цикл начинается сигналом сседьмого выхода дешифратора 39, Этимсигналом блокируется запуск счетчика38 и разрешается прохождение на запуск счетчика 55 сигналов тактового35генератора 3 .через элементы И 48,ИЛИ 41, 63. В соответствии с кодомсчетчика 55 селектор-мультиплексорпропускает н линию 22 связи код одного из регистров 59, При совпадениикодов счетчика 55 и регистра 51 срабатывает схема 52 сравнения и сигналом с выхода элемента И 53 обнуляется через элемент ИЛИ 54 счетчик 55,4 фобнуляются: тактовый генератор 3 иРИ 6, а на второй вход прерыванияЦВМ 1 выдается сигнал об окончаниипроцесса,Формула изобретения50 Устройство для контроля электронйых устройств, содержащее тактовый генератор, распределитель импульсов, блок сравнения, сдвигающий ре гистр, счетчик, причем первый выход распределителя импульсов соединен с входом приема сднигающего регистра,второй выход распределителя импульсов - с входомсдвига сдвигающегорегистра и со счетнымвходом счетчика, входзапуска устройства соединен с входомзапуска тактового генератора, выходкоторого соединен с тактовым входомраспрецелителя импульсов, первый информацоинный вход блока сравненияподключен к информационному выходуконтролируемого устройства, третийвыход распределителя импульсов соединен с управляющим входом блока сравнения, выход которого соединен синформационным входом сдвигающего регистра о т л и ч а ю щ е е с ятем что, с целью повьппения быстродействия устройства, н него введеныТ-триггер, коммутатор и блок подготовки данных, причем вход запускаустройства соединен со счетным входом Т-триггера, установочный входустройства соединен с входом сбросаТ-триггера, установочным входом тактового генератора и с первыми установочными входами распределителя импульсов и блока подготовки данных,выход Т-триггера соединен с разрешающим входом распределителя импульсови с управляющим входом коммутатора,информационный вход которого является входом тестовой последовательности устройства, первый и второй информационные выходы коммутатора соединены соответственно с информационнымвходом контролируемого устройства ивторым информационным входом блокасравнения, третий выход распределителя.импульсон соединен с.первым входом останона тактового генератора,четвертый выход распределителя импульсов - с входом сброса счетчика,выход которого соединен с входом кодаадреса неисправного разряда блокаподготовки данных и с входом единичного кода распределителя импульсов,пятый, шестой, седьмой, восьмой и девятый выходы распределителя импульсон соединены соответственно с первым раз,решающим, вторым разрешающим,счетным, вторым установочным и третьим разрешающим входами блока подготовки данню, выход сднигающегорегистра соединен с входом ошибки вразрядах блока подготовки данных, выход останоза блока подготовки данныхсоединен с вторым установочным входомраспределителя импульсов вторым входом сстанона тактового генератора иявляется выходом останона процесса123505 15 20 25 30 35 40 45 50 55 контроля устройства, информационныйвыход блока подготовки данных является информационным выходом устройства,десятый выход распределителя н, пульсов соединен с четвертым разг;:ыающим,входом блока подготовки данных и свыходом сигнала прерывания устройства, причем блок подготовки данныхсодержит схему сравнения, счетчикошибок, дешифратор, два коммутатора,селектор-мультиплексор, и+ регистров, где и-разрядность кода тестовойпоследовательности, три элемента Ии два элемента ИЛИ, причем вход приема первого регистра является четвертым разрешающим входом блока подготовки данных, выход первого регистрасоединен с первым входом схемы сравнения, выход которой соединен с первым входом первого элемента И, выходкоторого соединен с первым входомйервого элемента ИЛИ и является выходом останова блока подготовки данных,.второй и третий входы первого элемента ИЛИ являются соответственно первым,и вторым установочными входами блокаподготовки данных, выход первого элемента ИЛИ соединен с входом сбросасчетчика ошибок, счетный вход которого соединен с выходом второго элемента ИЛИ, первый вход которого являетсясчетным входом блока подготовки данных, а второй вход соединен с выходом второго элемента И, первый входкоторого является вторым разрешающимЭвходом блока подготовки данных, входошибки в разрядах блока подготовкиданных подключен к второму входу второго элемента И и к первому входутретьего элемента И, второй вход которого является первым разрешающимвходом блока подготовки данных, выходтретьего элемента И соединен с управляющим входом первого коммутатора,выход счетчика ошибок соединен с информационным входом первого регистра,с вторым входом схемы сравнения,с информационными входами второгокоммутатора и дешифратора, и выходовдевифратора соединены с группой информационных входов первого коммутатора, третий разрешающий вход блокаподготовки данных подключен к управляющему входу второго коммутатораи к второму входу первого элемента И,выход второго коммутатора соединен суправляющим входом селектора-мультиплексора, группа ннформационнхы входов которого соединена с выходамивторого - (и+1)-го регистров, первый - п-й выходы первого коммутаторасоединены соответственно с входамиприема второго - (и+1)-го регистров,информационные входы которых образуют вход кода адреса неисправного разряда блока подготовки данных, выход селектора-мультиплексора является ин 10,формационным выходом блока подготовки данных,2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что распределитель импульсов содержит счетчик,дешифратор, три Т-триггера, два триггера, шесть элементов ИЛИ и двенадцать элементов И, причем первый ивторой входы первого элемента ИЛИ являются соответственно первым и вторым установочными входами распределителяимпульсов, выход первого элемента ИЛИсоединен с первым входом второго элемента ИЛИ, установочными входами первого, второго и третьего Т-триггеров,первыми входами третьего и четвертогоэлементов ИЛИ и является четвертымвыходом распределителя импульсов,тактовый вход распределителя импульсов подключен к прямому входу первого элемента И, к первому прямому входу второго элемента И и к первым входам третьего, четвертого и пятогоэлементов И, выход четвертого элемента И является третьим выходом распределителя импульсов и соединен спервым входом пятого элемента ИЛИ,вторым входом второго элемента ИЛИи первым инверсным входом первогоэлемента И, выход которого соединенсо счетным входом счетчика, входсброса которого соединен с выходомвторого элемента ИЛИ, а группа выходов счетчика соединена с группойвходов дешифратора, первый выход которого соединен с первым входом шестого элемента И и с вторым прямым входом второго элемента И, второй,третий и четвертый выходы дешифратора соединены соответственно с первым входом седьмого элемента И, с прямым входом восьмого элемента И и с первымвходом шестого элемента ИЛИ, пятый и шестой выходы дешифратора являются соответственно десятым и восьмым выходами распределителя импульсов, седьмой выход дешифратора соединен с вторым инверсным входом первого элемента И, вторым входом пятого элемен 9 12 та И и является девятым выходом распределителя импульсов, выход пятого элемента И соединен с вторым входом шестого элемента ИЛИ, выход которого является седьмым выходом распределителя импульсов, первый вход девятого элемента И является входом единичного кода распределителя импульсов, выход девятого элемента И соединен со счетным входом первогоТ-триггера, выход которого соединен с вторыми входами третьего и четвертого элементов ИЛИ и инверсным входом восьмого элемента И, выход которого соединен с 8-входом первого триггера, В-вход которого соединен с выходом четвертого элемента ИЛИ, а выход первого триггера соединен с третьим инверсным входом первого элемента И, вход раэрешения распределителя импульсов подключен к второму входу шестого элемента И и к инверсным входам второго и седьмого элементов И, выход шесто-; го элемента И соединен с вторым вхо-дом пятого элемента ИЛИ, выход которого соединен со счетным входом второго Т-триггера, выход которого З 1 ЗО 5соединен с вторым входом четвертогоэлемента И, выход второго элемента Иявляется первым выходом распределителя импульсов, выход седьмого элементаИ соединен с Я-входом второго триггера, В-вход которого соединен с выходом третьего элемента ИЛИ, выход второго триггера соединен с прямым входом десятого элемента И и с вторым 1 О входом третьего элемента И, выходкоторого соединен с первым инверснымвходом десятого элемента И, первымвходом одиннадцатого элемента И,прямым входом двенадцатого элемента 15 И и счетным входом третьего Т-триггера, выход которого соединен с вторыминверсным входом десятого элемента И,вторым входом одиннадцатого элементаИ и инверсным входом двенадцатого уо элемента И, выходы десятого, одиннадцатого и двенадцатого элементов Иявляются соответственно вторымпятым и шестым выходами распределителя импульсов, выход одиннад цатого элемента И соединен с вторим входом девятого элемента И.11231505 едактор Заказ 2652/52ВНИИПИпо113035 Тираж 6 осударс Подписноенного комитета СССРтений и открытий35, Раушская наб , д,лам иэо Москва,l5 ужгород, ул, Проектная олиграфическ предприя роизводст Здоусю дух 7")"3 Ювх Tу 8 дым ФИ ЛС 7 лспо Ьа Ь 47 лсллд 1 Ьбг ТрФ 7 Ать У Овт Ф Я лспо баю ЮЛДУЗ ЛС 77 лспо