Устройство для детектирования фазоманипулированных сигналов

(71) Одесский электротехнический институт связи им. Ь.С. Попова (53) 621.396,62(088.8)(54)(57) 1. УСТРОЙСТВО ДЛЯ ДЕТЕКТИ- РОВАНИЯ ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ содержащее блок синхронизации и управления, выходы которого подключены к управляющим входам блока вычисления разности фаз и многокайального коррелятора, .выходы которого соедине- ны с одними входами блока вычисления разности фаз, выходы которого подключены к входам блока подстройки фаз,выход которого соединен с входом реверсивного счетчика, выходы которогоподключены к входам цифрового блокапамяти, выходы которого соединеныс другими входами блока вычисленияразности фаэ, выходы которого подклю=чены к входам декодера разнесенныхсигналов, отличающеесятем, что, с целью повышения помехоустойчивости при когерентном приеме,введены измеритель разнесенных сиг- .налов, коммутатор, компаратор, накопитатель разнесенных сигналов, декодер суммарного сигнала, логическийсумматор, переключающий блок) инвертор, арифметический сумматор и последовательно соединенные блок выбораосновного сигнала и запоминающий блок,выходы которого подключены к одниМвходам логического сумматора, выходыкоторого соединены с одними входами .переключающего блока и арифметичес-кого сумматора и с входом инвертора,выход которого подключен к другомувходу переключающего блока, выход. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ которого соединен с другим входом арифметического сумматора, соответствующие входы которого соединены с дополнительными выходами реверсивного счетчика и с входами коммутатора, выходы которого подключены к дополнительным входам цифрового бло.ка памяти, при этом выходы блока вычисления разности фаз подключены к вход.м накопителя разнесенных сигналов и измерителя разнесенных сигналов, выход которого подключен к входам блока выбора оснрвного сигнала и компаратора, выход которого соединен .с соответствующим входом коммутатора, причем выходы накопителя разнесенных сигналов подключены к входам декодера суммарного сигнала а выход измерителя разнесенных сигналов соединен с соответствующим входом накопителя разнесенных сигналов, причем выходы декодера разнесенных сигналов соединены с соответствую Ф щими входами запоминающего блока и логического сумматора.2, Устройство по п.1, о т л ич а ю щ е е с я тем, что измеритель разнесенных сигналов состоит из трех выпрямителей, вычитающего блока, операционного усилителя, инвертора, трех резисторов, диода и блока обратных связей, который соединен с операционным усилителем, вход которого соединен с одйими выводами резисторов и анодом диода, катод которого соединен с другим выводом первого резистора и с выходом инвертора, к входу которого подключен выход первого выпрямителя, вход которого соединен с выходом вычитаю- щего блока, входы которого соединены с другими выводами второго и третье.го резистора и с выходами второго и третьего выпрямителей, входы которых являются входами измерителя раз несенных сигналов, выходом которого является выход операционного усилителя.1042203 Э. Устройство по п.1, о т л и ч а ю щ е .е с я тем, что блок выбора основного сигнала состоит из после довательно соединенных триггера, элемента И, элемента памяти и компаратора, второй вход и выход которого " соединены соответственно с вторым входом элемента памяти и с входом триггера, при этом вход элемента памяти является входом блока выбора основного сигнала, выходом которого яв. ляется выход элемента И. 1Изобретение относится к технике передачи дискретных сообщений по каналам связи.Известно устройство для детектирования фазоманипулированных сигналов, работа которого основана на применении когеретного спосрба детектирования сигналов, содержащее много" канальный коррелятор, декодер, два блока вычисления разности фаз, суянатор, анализатор настройки, накопитель и постоянные запоминающие элементы 1 3дц которого соединены с одними входами блока вычисления разности Фаз,.выходы которого подключены к входамблока подстройки фаз, выход которого 5 соединен с входом реверсивного счетчика, выходы которого подключены к входам цифрового блока памяти, выходыкоторого соединены с другими входамиблока вычисления разности фаз, выходы 19 которого подключены к входам декодераразнесенных сигналов, введены измеритель разнесенных сигналов, кошута.тор, компаратор,накопитель разнесенных сигналов, декодер суммарного сигнала, логический сумматор, переключающий блок, инвертор, арифметическийсумматор и последовательно соединенные блок выбора основного сигнала Изапоминающий блок, выходы которогоподключены к одним входам логическогосумматора, выходы которого соединеныс одними входами переключающего блокаи арифметического сумматора и с вхо"дом инвертора, выход которого подключен к другому входу переключающегоблока, выход которого соединен с другим входом арифметического сумматора,соответствующие входы которого соединены с дополнительными выходами ревер.сивного счетчика и с входами комчута- ЗО тора, выходы которого подключены кдополнительным входам цифрового блокапамяти, при этом выходы блока вычисления разности Фаз подключены к входамнакопителя разнесенных сигналов и из мерителя разнесенных сигналов, выходкоторого подключен к входам блока выбора основного сигнала и компаратора,выход которого соединен с соответствующая входом комнутатора, причем выдр ходы накопмтеля разнесенных сигналовподключены к входам декодера суммарного сигнала, а выход измерителя разнесенных сйгналоа соединен с соответствующим входом накопителя разнесенных сигналов, причем выходы декодера разнесенных сигналов соединеныс соответствующими входами запоминающего блока и логического суьенатора. Недостатком известного устройства является низкая достоверность иэ-за неопределенности опорного колебания.Наиболее близкиМ к изобретению по техническому решению является устройство для детектирования фазоманипулированных сигналов, содержащее блок синхронизации и управления, выходы которого подключены к управлякнаим вхо дам блока вычисления разности Фаэ и многоканального коррелятора, выходы которого соединены с одними входами блока вычисления разности фаэ, выходы которого подключены к входам блока подстройки фаэ, выход которого соединен с входом реверсивного счетчика выходы которого подключены к входам цифрового блока памяти, вы-. ходы которого соединены с другими входами блока вычисления разности фаэ, выходы которого подключены к входам декодера разнесенных сигналов 2 .Однако это устройство имеет низкую помехоустойчивость при когерентном приеме.Цель изобретения - повышение помехоустойчивости при когерентном приеме.Цель достигается тем, что в устройство для детектирования фазоманипу лированных сигналов, содержащее блок синхронизации и управления, выходы которого подялючены к управляющим входам блока вычисления разности фаз и многоканального коррелятора, выхо 4. Устройство по п.1, о т л ич а ю щ е е с я тем, что накопительразнесенных сигналов, состоит иэ двух оптронов и двух интеграторов, входы которых соединены с одними выводами резисторов соответствующих оптронов, аноды светодиодов которых объединены, при этом выходы интеграторов являются выходами накопителя разнесенных сигналов, входами которого являются аноды светодиодов оптронов и другие выводы резисторов.оптронов,Измеритель разнесенных сигналоостоит из (фиг,2 первого второго,третьего выпрямителей 19-21 соот"етственно первого, второго, и треьего резисторов 22-24 соответствено, диода 25, операционного усилитея 2 б, вычитающего блока 27, инвер-ора 28 н блока 29 обратных связей.Блок выбора основного сигнала сос-тоит из (фиг,З) элемента 30 памяти,триггера 31, элемента 32 И и компаратора 33.Накопитель разнесенных сигналовсостоит из .(Фиг.4) первого оптрона34, в состав которого входят резистор 35 и светодиод Зб, двух интеграторов 37 и 38 и второго оптрона 39,в состав которого входят резистор40 и светодиод 41,устройство работает следующимобразом,Сигнал, поступающий на один илинесколько входов устройства состоитиз набора разнесенных сигналов, Этисигналы могут состоять из несколькихгрупп разнесенных канальных сигна.лов, причем разнесение может бытьвыполнено как по частоте (передачан прием одних и тех же сигналовна разных частотах), так и по антеннам (прием одних и тех же сигналова разные, разнесенные в пространстве антенны) . Здесь рассматриваетсяработа устройства применительно криему только одной группы разнесенных по частоте сигналов. Обработкунескольких групп (набора) разнесенных сигналов производят либо набороманалогичных устройств, либо огранииваются использованием набора многоканальных корреляторов, а дальнейшуюобработку производят путем разделения во.времени.Группа разнесенных по частоте канальных сигналов обрабатывается в.многоканальном корреляторе 1 путемвычисления .корреляции принимаемыхсигналов с опорными колебаниямиприемника (не показан), фаза которыхне связана с фазами опорных колебаний передатчика (не показан) . Напря-)жения К и У, которые Формируютсяна выходах мйогоканального коррелятора 1, представляют собой проекцииканальных сигналов на опорные колебания приемника. Для получения напряжений, соответствующих проекциямканальных сигналов на опорные колебания передатчика Ьи 5,в блоке2 вычисления разности Фаз производится пересчет проекций по алгоритму,Б Хсоэц)ФУ 5(п сЬ, = Х э ю (у - со э ср,где- сдвиг фазы между опорнымиколебаниями передатчика иприемника.Значения Соь Ч и 5 п у определяются в результате подстройки, приИзмеритель разнесенных сигналовсостоит из трех выпрямителей, вы- считающего блока, операционного усиилителя, инвертора, трех резисторов,вдиода и блока обратных связей, кото- трый соединен с операционным усилите нлем, вход которого соединен с одни- лми выводами резисторов и анодом дио- тда, катод которого соединен с другим выводом первого резистора и свыходом инвертора, к входу которого 10подключен выход первого выпрямителя, вход которого соединен с выходом вычитающегоблока, входы которого соединеныс другими выводами второго и третьего резисторов и с выходами второгои третьего выпрямителей, входы которых являются входами измерителяразнесенных сигналов, выходом которого является выход операционного 20усилителя.Баок выбора основного сигналасостоит из последовательно соединенных триггера, элемента И, элементапамяти и компаратора, второй входи выход которого соединены соответственно с вторым входом элемента памя-.ти и с входом триггера, при этомвход элемента памяти является входомблока выбора основного сигнала, вы-,.ходом которого является выход элемента И.Яакопитель разнесенных сигналовсостоит из двух оптронов и двухинтеграторов, входы которых соединеныс одними выводами резисторов соответ ствующих оптронов, аноды светодиодов которых объединены, при этом выходы интеграторов являются выходами.накопителя разисенных сигналов, входами которых являются аноды свето 40диодов оптронов и другие выводы резисторов оптронов.На Фиг.1 представлена структурнаяэлектрическая схема предлагаемогоустройства, на фиг.2 - измеритель . 45разнесенных сигналов, вариант выполнения на фиг.Зблок выбора основногосигнала, вариант выполнения на Фиг,4-накопитель разнесенных сигналов,вариант выполнения. 50Устройство для детектированияФазоманипулированных сигналов содержит многоканальный коррелятор 1, блок2 вычисления разности Фаз, цифровойблок 3 памяти, блок 4 подстройки Фаздекодер 5 разнесенных сигналов, измеритель б разнесенных сигналов,накопитель 7 разнесенных сигналов, .декодер 8 суммарного сигнала, блок 9 .выбора основного сигнала, компараторНа втором цикле производится коррекция опорных фаз и накопление разнесенных сигналов,второго сигнала с превышением первогосигнала, ранее записанном в элементе30 памяти. Если превышение второгосигнала больше превышения первогосигнала то разрешающее напряжениес выхода компаратора устанавливаеттриггер 31 в состояние "1". В этомслучае дальнейший процесс аналогиченпредыдущему. Если же превышение эторого сигнала меньше превышения первого тогда компаратор 33 не выдает раэ Орешения на перезапись и в элементе30 памяти и запоминающем блоке 11остаются параметры первого сигнала,Нетрудно понять, что в конце цик-ла обработки всех разнесенных сигналов в запоминающем блоке записываютсясимволы того из разнесенных сигналов,у которого наибольШее превышение полезного сигнала над помехой.Накопитель разнесенных сигналов , 2 О(Фиг,4) служит для взвешенного сложения разнесенных сигналов. Накопле-.ние сигналов производится в интеграто.рах 37 и 38. Интегрирующимй резисторами служат резисторы 35 и 40 оптро-. э 5нов 34 и 39.Перед началом каждого цикла накопления разнесенных. сигналов производится сброс интеграторовПроекции разнесенных сигналов 5: Зфи 5 у подаются на входы оптронов 34и 39.и накапливаются в интеграторах.Ток заряда зависит как от входногосигнала, так и от резисторов оптройовИнтервалы накопления каждого иэразнесенных сигналов одинаковы. поэ- тому вес учета каждого из них пропорционален резистору оптрона, аследовательно, определяется напряжением на входе, соединенном с анодами светодиодов 36 и 41 оптронов34 и 39. Следует особо отметить,что если напряжение на входе оказы.вается меньше, чем напряжение источника соединенного с катодами свето-. 45диодов оптронов, тогда ток черезсветодиоды не протекает и этот сигнализ разнесенных сигналов не учитыва- .ется. Поэтому напряжение источникасоединенного с катодами светодиодов;является порогом разрешения учетакаждого из разнесенных сигналов,В общих принципах работы устройства показано, что на выходе .блока .вы-числения разности фаз формируютсяпроекции разнесенных сигналов 5 ки 8в координатах передатчика с неопре-деленностью начальных фаз, кратной Й;Сложения разнесенных сигналов можнопроизводить только после устранениявзаимной неопределенности началь-60ных фаэ разнесенных сигналов. Дляэтого выделяется основной сигнал,имеющий наибольшее превышение полез"ного сигнала над помехой, и затемустраняется неопределенность опорных 65 Фаэ всех других разнесенных сигналсотносительно основного сигнала.Для устранения этой неопределенности определяется. логическая суммасимволов основного сигнала и символовкаждого из разнесенных сигналов поразрядная сумма по модулю два), Этаоперация производится в логическомсумматоре 12 (фиг.1) . Эта сумма перекодируется инвертором 13 и переключающим блоком 14 и поступает насоответствующие входы арифметического сумматора 15. Он осуществляетприбавление в дза старших разрядаопорных фаэ целых чисел (от 0 до 3),соответствующих разнице между опорными фазами основного сигнала и одногоиэ разнесенных сигналов. Однако. коррекция разрешается только в том случае если на данной посылке вероятность ошибки корректируемого разнесенного сигнала достаточно мала. Возможность коррекции контролируетсякоммутатором 17, подключающим кциФровому блоку 3 памяти старшие разряды реверсивного счетчика 16 либонепосредственно, либо через арифметический сумматор 15. Команда разрешения коррекции вырабатывается компара"тором 10, который сравнивает.величину превышения полезного сигнала надпомехой, сформированной в измерителеразнесенных сигналов 6 с заданнымпорогом,Процесс демодуляции каждой посылкиразнесенных сигналов производитсядвумя циклами. При этом дважды запосылку иэ памяти многоканального коррелятора 1 сканируются и обрабатываются в блоке 2 проекции всех разнесенных сигналов.На первом цикле производится деко"дирование всех разнесенных сигналовдетектором 5. При этом измеритель 6разнесенных сигналов выдает последовательно во времени значения превышений полезного сигнала над помехойна вход блока 9. Блок 9 выбора основного сигнала разрешает запись символов разнесенных сигналов в запоминающий блок 11 в том случае если превышение очередного из разнесенных сигналов над помехой выше, чем у всех ранее обработанных сигналов. В концепервого Цикла в запоминающем блоке11 записываются символы того ФЬ разнесенных сигналов у которого наи-большее превышение полезного сигнала над помехой. На первом циклеперезапись опорных фаз в цифровой"блок 3 памяти запрещена, а накопитель 7 разнесенных сигналов находится в состоянии сброса, т.е. производится разряд интеграторов.Таким образом, эффективность применения предлагаемого устройства заключается в повышении качества, т.е; в уменьшении числа ошибок при передаче дискретной информации, и в облегчении поиска диапазона частот для связи между корреспондентами,Пудель символы основного сигналаравны 01, что соответствует фазеЗ)2,а.символы корректируемого сигналаравны 11, что соответствует фазе У.,Логическая сумма символов равна 10,Поскольку в старшем разряде логичес 5кой суммы сток". 1, то переключающийблок 14 переключается в нижнее положение и происходит инвертиРованиемладшего разряда логической суммы,На вход арифметического сумматора Ю15 поступает код 11, он прибавляетэту величину к старшим разрядамкода опорной Фазы, что соответствует изменению опорной фазы на 3 Я /2,На такую же величину изменяется начальная фаза корректируемого сигнала. Новое значение начальной Фазы(после коррекции) равно20Величина кратная 29 отбрасывается,начальная Фаза корректируемого сигнала становится равной начальной фазеосновного сигнала.Пусть символы основного сигнала 25как и прежде равны 01, а символы кор- .ректируемого сигнала равны 00, чтосоответствует Фазе О, Логическая сумма равна 01, В старшем разряде здесьО, поэтому символы поступают на вход 30арифметического сумматора 15 безперекодирования. Код старших разрядовопорной фазы изменяется на величину01 и начальная Фаза корректируемогосигнала увеличивается на й /2, т.е. 35становится равной начальной фазе основного сигнала,Аналогично происходит коррекцияпри других сочетаниях символов основного и корректируемых сигналов 40Из указанного следует, что коррекция начальных фаз всех разнесен-,ных сигналов происходит только после того, как во всех разнесенныхсигналах в течение некоторого времени будет большое превышение полезного сигнала, т.е. процесс коррекциитакже требует некоторого времени"вхождения в синхронизм". Времявхождения по коррекции начальныхфаз может быть уменьшено введениемадаптации, для чего, например, в начале сеанса связи можно уменвшатьпороговое напряжение на второй входкомпаратора 10. После завершениякоррекции опорных Фаз логическая 55сумма на выходе логического сумматора12 равняется 00 за исключением случа-.ев ошибок. Однако при появлении ошибок неизбежно должно уменьшаться превышение сигнала над помехой. При 60этом компаратор 10 выдает командузапрета коррекции и коммутатор 17включает старшие разряды блока 3 памяти к старшим разрядам реверсивного счетчика 16 в обход арифметического сумматора 15.Диод 25 (фиг.2) предназначен для устранения воэможности ошибочной коррекции при воздействии импульсныхпомех, т.е. при резком возрастании величины помехи. Действительно, при воздействии импульсной помехи (после длительного периода отсутствия помех) может произойти ошибка до того, как измеритель (без указанного диода) отработает изменение помехи в канале,В этой ситуации через диод 25 происходит перезаряд интегратора на той жепосылке, на которой появляется помеха. При небольших помехах напряжение на диоде 25 не выходит за пределы непроводящего участка характеристи ки и диод не сказывается на работе измерителя,После завершения коррекции опорных,фаз начинает эффективно работать накопитель 7 разнесенных сигналов. Однако здесь накопление разнесенных сигналов производится с весом, кото-рый определяется превышением каждого из разнесенных сигналов над помехой. Такой метод накопления создаетдополнительный выигрыш, в помехоустойчивости при воздействии сосредоточенных помех, когда соотношения между превышениями разнесенных сигналов над помехой значительно различаются между собой.Таким образом, предлагаемое устройство обеспечивает оптимальное накопление разнесенных сигналов при когерентном (т.е. оптимальном) способе приема этих сигналов,Технико-экономический эффект от использования предлагаемого устройст. ва достигается реализацией более высокой помехоустойчивости приема разне. сенных сигналов по сравнению с применением автовыбора или приема сигналов с неопределенной начальной фазой. Особенно высока эффективность применения предлагаемого устройства при наличии сосредоточенных по спектру помех.Проблема борьбы " сосредоточенными по частоте помехамф особенно актуаль-. ная сейчас ввиду все возрастающего количества радиостанций, при этом становится все труднее поиск свободной от других радиостанций полосы частот.1042203 каз 7148/58 Тираж 677 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/ ул. Проектная, 4 нлиал ППП "Патент", г. Уж Составитель Б. ПолянскийРедактор А. Химчук Техред И.Гайду 1(орректор Ю. Иакаренк