Устройство для определения экстремальных чисел

Изобретение относится к автоматикеи вычислительной технике,Цель изобретения - расширениефункциональных возможностей за счет5обеспечения сравнения чисел с порогоми выделения локальных экстремумовв последовательности чисел,На фиг, 1 приведена схема предлагаемого устройства, на фиг, 2 - схемаблока управления; на фиг 3-5 - схемы соответственно первого (младшего),1-го (2 с 1ш, ш - количество раз;рядов анализируемых чисел) и ш-го узлов анализа, 15Устройство содержит коммутатор 1,регистры 2 и 3, узлы 4 - 4 анализа, блок 5 управления, счетчик 6, выходной регистр 7, информационныевходы 8- 8 , вход 9 синхронизации,управляющие входы 10- 10, выходыэкстремума 11 и адреса экстремума 12,выходы "Больше" 13, "Меньше" 14,".Равно" 15, выход 16 признака экстремума, 25Узлы 4 анализа содержат элементы17 и 17 равнозначности, элементыИ 18 - 18 . Блок 5 управления содер Вжит коммутаторы 19 и 20, триггеры 21и 22, элементы И 23-26, ИЛИ 27-30,ИЛИ-НЕ 31, НЕ 32, элементы 33 и 34задержки (элемент 34 - инвертирующий).Обозначены также входы 35- 35 ивыходы 36 1 - 36 , узлов 4 анализа ивыходы 37 - 374 блока 5 управления,Устройство работает в одном из четырех режимов: сравнение чисел с порогом, выделение минимального числа,выделение максимального числа, вьщеление локальных экстремумов. 40В режиме сравнения с порогом устройство работает следующим образом.На входы 10, 104 и 10 подаетсяпотенциал логической "1", Затем навход 102 подают положительный импульс, при этом счетчик 6 и регистры 2, 3 и 7 обнуляются, После этогона входы 8 - 8 подается значениепорога, а на вход 9 - синхроимпульс,при этом значение порога записывает 50ся в регистр 2 и сравнивается со значением числа, записанного в регистре 3, Узел 4 анализа старшего разряда сравнивает старший разряд и вырабатывает сигнал логической "1" навыходе 36, если старший разряд зна 55чения порога равен "1". Если старшийразряд кода порога равен 0", то навыходе 36 вырабатывается сигнал логической " 1" и поступает к младшимразрядам. После окончания процессасравнения на выходе 37 блока 5 упгравления формируется сигнал логической "1", который записывает значениепорога в регистр 3. Затем на вход10 подается сигнал логического "0".Устройство установлено в начальноесостояние. Затем во входной регистр2 последовательно записываются числа,подлежащие сравнению. Результат сравнения появляется в виде сигнала логической "1"ф на соответствующем выходе (13, 14 или 15),В режиме выделения минимальногочисла устройство работает следующимобразом,На входы 10 и 104 подается сигнал логической " 1", а на вход 10 -сигнал логического 0 и на вход 10импульс, при этом счетчик Ь и регистр7 обнуляются, а в регистры 2 и 3 записываются единицы - устройство установлено в начальное состояние, Затем на входы 8- 8 подают послеМ)довательно числа в параллельном коде, подача числа сопровождаетсясинхроимпульсом, подаваемым на вход9. Поданное число при этом записывается в регистр 2, а к содержимомусчетчика 6 добавляется единица. Число, записанное в регистр 2, сравнивается с содержимым регистра 3, арезультат сравнения появляется навыходах 36, 36 , 364 узлов 4 анализа. Если содержймое регистра 2 меньше содержимого регистра 3 то на вы"Эходе 37 блока 5 управления появляется сигнал логической "1" и содержимоерегистра 2 записывается в регистр 3,а содержимое счетчика 6 - в регистр7. Таким образом, на выходах 11, -11 присутствует значение наименьшегоподанного на текущий момент числа,а на выходах 12 - 12 1 значение егопорядкового номера.В режиме выделения максимальногочисла устройство работает аналогично, однако на вход 10 поступает сигнал логического нуля, при этом регистры 2 и 3 обнуляются,В режиме поиска локальных экстремумов устройство работает следующимобразом.За условие экстремума взято изменение знака приращения, когда онобольше единицы, На входы 10и 10 4.подаются сигналы логического "0", навходы 10 - сигнал логической "1", а на вход 1 О - единичный импульс при этом триггер 21 устанавливается в единичное состояние, в счетчик 6 и регистры 2, 3 и 7 записываются нули, Затем на входы 8 1 - 8 подается последовательность чисел, сопровождаемых синхроимпульсами по входу 9, Числа записываются в регистр 2 и сравниваются с содержимым регистра 3, результат сравнения поступает на блок управления в виде сигнала, соответствующего уровню логической единицы на выходах 361, 36, 369, При подаче импульса на вход 10 информаЗ ция, содержащаяся в регистре 2, переписывается в регистр 3 при наличии на выходе элемента ИЛИ-НЕ 31 сигнала .логической "1", При наличии на выходе элемента ИЛИ-НЕ 31 сигнала логического "0", информация перезаписывается только согласно состоянию выхода 37 . блока 5 управления, т.е, при наличии сигнала логической 1 на выходе 37 переписывается большее число, а при наличии сигнала логического "0" меньшее число. Если на выходе 37 сигнал логической " 1", а содержимое регистра 2 меньше содержимого регистра 3 и на выходе элемента ИЛИ-НЕ 31 присутствует единичный сигнал, то на выходе 16 появляется сигнал логической "1", при этом значения сигнала .на выходе 37 блока 5 управления ме 3няется на противоположное (с "1" на "0"), значение локального экстремума формируется на выходах 11 - 11 , а его порядковый номер на выходах 12 - 12. Эти значения считываются внешним устройством и после этого на вход 1 О подается импульс, и число из ре- . гистра 2 переписывается в регистр 3, и устройство начинает функционировать. в режиме поиска минимального числа и т.д.В -м узле 4 анализа происходит1сравнение значения данного разряда регистра 2 со значением этого же разряда регистра 3 при наличии сигнала логической 1 на входе 354 а также вырабатывается сигнал логической "1" на выходе 36, если сравниваемые числа отличаются на единицу, причем старшие разряды регистров 2 и 3 равны, 1-е разряды не равны, а младшие разряды все противоположны -м разрядам. При этом состояние на выходе элемента 17 равнозначности соответ 1 ствует уровню логического "О", такжекак и на выходе элемента 17 равнозначности, а на входе 35 присутст 5вует логическая "1", на выходе Збэи на одном из выходов 361 или 36вырабатывается сигнал логической "1",Если разность чисел, записанных врегистры 2 и 3 больше единицы, то наодном из выходов 36 или 36 вырабатывается сигнал логической "1" приусловии, что все старшие разряды чисел, записанных в регистры 2 и Э, равны между собой, т,е, на входе 35 присутствует логическая " 1", а в д-мразряде числа отличаются,Младший узел 4 анализа вырабатывает сигнал логической " 1" на выходе36 когда сравниваемые числа отли В20 чаются только в младшем разряде, Ос"тальные сигналы в младшем узле 4анализа вырабатываются также как и востальных узлах,Блок управления объединяет по ИЛИ25 выходы 36, 36 и 36 всех узлов анализа соответственно и формирует навыходах 13 и 14 устройства соответствующие сигналы, Инвертирующий элемент34 задержки блокирует распространение30 сигналов логической "1" с выходовэлементов ИЛИ 27.и 28 на время, достаточное для формирования сигналалогического "0" на выходе элемента 31.По истечении этого времени на выходеэлемента 34 появляется сигнал логи 35ческой "1 , и если на выходе элемен 11 11т а 3 1 не сформировался сигнал логич еского " 0" , т о сигнал логической " 1 "с выхода одного из элементов ИЛИ 2 740 или 2 8 проходит на входы триггера 2 1и второго канала коммутатора 1 9,Выбор режима работы устройстваосуществляется коммутатором 20 . Присигнале логической " 1 " н а е го выходе45 сигнал на выходе первого канала коммутатора 1 9 формируется из сигналас выхода элемента ИЛИ 2 7 , Этот сигнал проходит через коммутатор 1 9 навход элемента И 2 6, и при наличии сиг 50 нала логической " 1 " йа входеО осуществля е т перезапись числа из регистр а 2 в регистр 3 . При сигнале логического " О " на выходе коммутатора 20сигнал логической " 1 " на выходе 3 72формируется из сигнала логической" 1" на выходе элемента ИЛИ 28, далеесигнал проходит через первый разрядкоммутатора 19 на вход элемента И 26,и при наличии сигнала логической "1"на входе 10 сигнал логической "1"2с выхода элемента ИЛИ 28 проходит через элемент ИЛИ 29 на входы синхронизации регистров 3 и 7 и осуществляет перезапись чисел из регистра 2 в регистр 3 и из счетчика 6 в регистр 7, При сигнале логической " 1" на входе 10 э на выход коммутатора 20 проходит сигнал с входа 104. При сигнале логического 0 на входе 10 на11 114 10 выход коммутатора 20 проходит сигнал с выхода триггера 21,Формула изобретенияУстройство для определения экстремальных чисел, содержащее два триггера, счетчик, выходной регистр, три элемента ИЛИ четыре элемента20 И, элемент НЕ и щ узлов анализа (щ - количество разрядов анализируемых чисел) каждый из которых содержит первый элемент равнозначности и три элемента И, причем вход синхрониза ции устройства соединен со счетным входом счетчика, выходы разрядов которого соединены с соответствующими информационными входами выходного регистра, выходы разрядов которого являются выходами адреса экстремума устройства, входы установки в нулеВое состояние счетчика и выходного регистра объединены, выходы первого и второго элементов И -го узла анализа (3. = 1,2 щ) соединены с х-ми 35 входами соответственно первого и второго элементов ИЛИ, выходы которыхСоединены с.первыми входами соответСтвенно первого и второго элементовИ, выход элемента НЕ соединен с пер 40вым входом третьего элемента И, выход четвертого элемента И - с первымвходом третьего элемента ИЛИ, выходкоторого соединен с входом синхрони 45зации выходного регистра, в каждомузле анализа первые прямые входыпервого и второго элементов И объединены соответственно с первым и вторым входами первого элемента равно значности, выход которого соединен с первым прямыМ входом третьего элемента И, выход третьего элемента И -го узла анализа (3 = 2,3,щ) соединен с вторыми прямыми входами первого, второго и третьего элементов И Ц)-го узла анализа, о т л и ч аю щ е е с. я тем, что, с целью расширения функциональных возможностей за счет обеспечения сравнения чисел спорогом и выделения локальных экстремумов последовательности чисел,в него введены три коммутатора, дварегистра, четвертый элемент И, элемент ИЛИ-НЕ и два элемента задержки,а в каждый узел анализа - четвертыйэлемент И, в каждый узел анализа,кроме первого - второй элемент равнозначности, в каждый узел, кроме щ-го -пятый элемент И, причем вход 1-горазряда анализируемых чисел устройства соединен с -м информационным входом первой группы первого коммутатора, -й выход которого соединен с1-м информационным входом первогорегистра, выход 1-го разряда которого соединен с первым прямым входомпервого и первым инверсным входомвторого элемента И 3-го узла анализа, выход 1-го разряда первого регистра соединен с 1-м информационнымвходом второго регистра, выход (-1) -го и 1-го разрядов которого соединены соответственно с первым входомвторого элемента равнозначности 3-гоузла анализа и с первым инверснымвходом первого элемента И 3-го узлаанализа, выход -го разряда второгорегистра является 1-м информационнымвыходом устройства и соединен с вторымивходами всех элементов равнозначности 1-го узла анализа, в каждом узлеанализа выход первого элемента равнозначности соединен с первым инверсным входом четвертого элемента И, ив каждом узле анализа, кроме щ-го,с инверсным входом пятого элемента И,в каждом узле анализа, кроме первого,выход второго элемента равнозначностисоединен с вторым инверсным входомчетвертого элемента И, в каждом узлеанализа, кроме щ-го, выход второгоэлемента равнозначности соединен спервым входом пятого элемента И, первый управляющий вход устройства соединен с первыми прямыми входами четвертого и пятого элементов И первогоузла анализа, выход третьего элемента И которого является выходом "Равно" устройства, выходы пятых элементов И К-го и (щ)-го узлов анализа,где К = 1,2 щсоединены соответственно с первымпрямым входом четвертого элемента И и с вторым прямым входом пятого элемента И (К+1)-гоузла анализа и с вторым прямым входомпятого элемента И, щ-го узла анализа,1 бб 1754 О 37 у 77 у 77 р выход третьего элемента И 1-го узла анализа соединен с вторым прямым входом четвертого элемента И (1-1)-го узла анализа, выход четвертого элемента И (х-го узла анализа соединен с -м входом элемента ИЛИ-НЕ, выход которого соединен с вторыми входами первого и второго элементов И, выходы которых соединены соответственно10 с первым входом установки в единичное состояние и входом установки в нулевое состояние первого триггера а также с первыми информационными входами соответственно первой и вто"15 рой групп второго коммутатора, вторые информационные входы первой и второй групп которого являются соответственно выходами "Больше" и "Меньше" устройства и подключены к выходам20 соответственно второго и первого элементов ИЛИ, вход синхронизации устройства соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с входом синхронизации первого регистра, инверсными входами третьих элементов И всех узлов анализа, вторыми инверсными входами первого и второго элементов И тп-го узла анализа, инверсным входом третьего элемента И ш-го узла анализа, входом установки в единичное состояние второго триггера, входом элемента НЕ и через первый элемент задержки с третьими входами первого и второго элементов И, .второй, третий и четвертый управляющие входы устройства соединены соответственно с первым входом четвертого элемента И, управляющим и вторым информационным входами третьего коммутатора, пятый управляющий вход устройства соединен с вторыми входами третьего и четвер" того элементов ИЛИ и входом второго элемента задержки, выход которого соединен с входом установки счетчика в нулевое состояние, управляющим входом первого коммутатора и вторым входом установки в единичное состояние первого триггера, выход которого соединен с первым информационным входом третьего коммутатора, выход которого соединен со всеми информационными входами второй группы первого коммутатора и с управляющим входом второго коммутатора, первый и второй выходы которого соединены с вторыми входами соответственно четвертого и третьего элементов И, выход третьего элемента И соединен с входом установки в нулевое состояние второго триггера, инверсный выход которого является выходом признака экстремума устройства, в первом узле анализа первый и второй входы элемента равнозначности объединены соответственно с вторыми прямыми входами соответственно первого й второго элементов И.16 б 1754 Горо тор Д.Патаи Редактор И.Горная М Дидык Ко тен я изводственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 10 Состав Техред Заказ 2124 ТиражВНИИПИ Государственного комит113035, Москв 99а по изобЖ, Ра дписноем и открытиям при ГКНТ СССнаб., д, 4/5