Цифроаналоговый преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1642585 А 1)5 Н 03 САНИЕ ИЗОБРЕТЕНИЯ МУ СВИДЕТЕЛЬСТВ К АВТО 2 преобразов рователь 1 ко льсов, широт ель 3, делит ь 5 кода, клю говый сумма(фиг.1) содержит форми нератор 2 тактовых имп пульсный преобразова частоты, преобразовате усилители 6.1 - 6 Л, анал выходную шину 8.тель а, ге- о-имль 4 евые ор 7,я является расширечастотного диапазоДля случая трехразр ский блок 10 (фиг.З) мож например, на трех элем ЩЕЕ ИЛИ, элементе ИЛ тах И, а многоканальный трех инверторах и четыр ядного кода логичеет быть выполнен, нтах ИСКЛЮЧАЮ- И и шести злеменрегистр сдвига -на ех О-триггерах. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Кибакин В,М, Основы ключевых методов , усиления.М., 1980, с. 97, рис. 3.11.Авторское свидетельство СССРВ 1078587, кл. Н 03 М 1/66, 1981(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах управления среднего и большого уровня мощности. Цель изобретения - расширение динамического и частотного диапазонов преобразования, Цифроаналоговый преобразователь содерИзобретение относится к автоматике вычислительнои технике и может быть ипользовано в устройствах управления парметрами электрической энергии среднегобольшого уровня мощности,Целью изобретениние динамического инов преобразования.На фиг.1 изображена структурная электрическая схема цифроаналогового преобразователя; на фиг. 2 - структурная схема преобразователя кода; на фиг.З - структурная схема логического блока; на фиг,4 - структурная схема многоканального регистра сдвига; на фиг.5 - временные диаграммы работы устройства,жит формирователь кода, преобразователь кода, широтно-импульсный преобразователь, генератор тактовых импульсов, делитель частоты, й ключевых усилителей, аналоговый сумматор и выходную шину, Преобразователь кода, в свою очередь, выполнен на многоканальном регистре сдвига и И логических блоках, Цель изобретения достигается путем формирования по младшим разрядам формирователя кода широтно-модулированного импульсного сигнала, а также формирования дополнительного кода с разрядностью старших разрядов формирователя кода на основе деления тактового сигнала делителем частоты и преобразования преобразователя кода сформированных сигналов в ряд широтно- модулированных импульсных последова тельностей, равномерно сдвинутых по фазе, 1 з,п. ф-лы, 5 ил 2 табл. Преобразователь 5 кода (фиг.2) выполнен на многоканальном регистре 9 и й логических блоках 10.1-10, И, 642585. На разрядные входы широтно-импульсного преобразователя 3 поступают а-и младших разрядов двоичного кода М входного сигнала с формирователя 1, При этом широтно-импульсный преобразователь 3 формирует последовательность Е(фиг,5) импульсов, длительность которых определяется величиной младших разрядов кода1 ц = ТО(ЗМ - 32 2 ")/2 ", (1) где ТО - период тактового сигнала От, формируемого генератором 2;Яу - величина двоичного кода Ы входного сигнала,в - 1Зм = Х а 2: (2)1 = ОЯу - величина двоичного кода 2 старших разрядов кода М;и - 1и = Х 21 2, (3)1=0аь 21 - состояния -го, )-го разрядов кодов М и 2 соответственно.Таким образом, широтно-модулированная последовательность Е импульсов формируется по а-и младшим разрядам кода входного сигнала с периодом Т тактовых импульсов От (фиг.5), временное положение фронта которых определяет выборку двоичного кода и соответствует фронту импульсов Г. Посредством деления тактовых импульсов От делителем 4 частоты осуществляется формирование двоичного кода Х, разрядность которого и определяется требуемой мноканальностью М = 2" широтно- импульсной модуляции. Состояния разрядных выходов Х 1, Х 2, Хз делителя 4 частоты для случая и = 3, что соответствует 8-канальной широтно-импульсной модуляции, показаны на фиг.5. Согласно выполняемой функции делитель 4 частоты может быть выполнен иэ двоичном счетчике с коэффициентом деления Й.Широтно-импульсная последовательность Р и двоичный п-разрядный код Х совместно с и старшими разрядами кода М входного сигнала однозначно определяют широтно-модулированные импульсные последовательности У 1, ., Ун, равномерно сдвинутые по фазе с периодом переключений Т - ТОМ, как функции от времени и величины а-разрядного двоичного кода, формируемого формирователем 1, Функция соответствия состояний импульсных последовательностей У 1, , Уи с состояниями разрядов Х 1, Хг, Хз и Е 1, 22, Ез двоичных кодов Х и Е, а также с широтно-модулированной последовательностью Г реализуется преобразователем 5 кода в соответствии со следующим логическим выражением; ьГ ю.юУк = 2 п Хпк (2 п.з / Х(п-в)к/ Д (2 п-ь=о ЗМХ(п-)к У,д (2)Хк) / Г; (4)с 1где Хк(+) = Х 1(1 - (К - 1)Т), К = 1, , М:Х - значение)-го разряда кода Х, изменяющегося во времени т.В общем случае преобразователь 5 кода может быть выполнен на постоянном запоминающем устройстве (ПЗУ), прошитом в соответствии с выражением (4), которое можно определить в виде таблицы истинности. Например, для случая 8-канальной широтно-импульсной модуляции последовательным решением выражения (4) для У 1 Уа в зависимости от значений разрядов Х 11 Х 21 Хз 1 и 21,22,2 з кодов Х и 2, получим программу прошивки ПЗУ. Разряды Х 11 Х 21 Хз 1 в выражении (4) соответствуют первому каналу У 1 модуляции и определяются состоянием разрядов Х 1, Х 2, Хз (фиг,5) двоичного кода Х, формируемого делителем 4 частоты. Для нахождения состояния последующих каналов У ( = 2, 8) модуляции в выражении (4) подставляются разряды Х 1 ь Х 2 ь Хзь полученные временным сдвигом разрядов Х 1, Хг, Хз на временной интервал (1-1) Т.Результаты решения выражения (4) сведены в табл, 1 и 2.Логическая функция, определенная таблицей истинности 1 и 2, может быть также реализована преобразователем 5 кода (фиг.2), содержащим многоканальный регистр 9 сдвига и М логических блоков 10,1, , 10,М (где К = 8 для 8-канальной ШИМ). Функциональные схемы логического блока 10 и многоканального регистра 9 сдвига для случая й = 8 представлены нэ фиг.З и 4.Многоканальный регистр 9 сдвига предназначен для формирования Й двоичных кодов, равномерно сдвинутых во времени относительно исходного двоичного кода Х, формируемого делителем 4 посредством деления выходного сигнала генератора 2. Разряды Х 1, Хг, Хз двоичного кода Х, поступающего на входы регистра 9 сдвига, изменяются во времени по закону меандра с периодом, соответственно 2 Т, 4 Т и 8 Т (фиг.5), На выходах регистра 9 сдвига формируется М двоичных кодов Х 1,2,з (где К 1, ., Й) с относительным временным сдвиХ 1 к(1) - Х 11(с - (К - 1)Т):Х 2 к(т) = Х 21(т (К - 1)Т); (5)Хзк(1) = Хз 1(т - (К - 1)Т).Принимая во внимание, что сигналыХ 11(т), Х 21(т), Хз 1(1) периодичны во времени,1642585 Таблица 1 функцию регистра сдвига можно упростить. Так, для К =- 1, 3, 5, 7 непосредственно можно использовать Х;1(т), а для К = 2, 4, 6, 8 - У 1(т) и т,д.Функция, выполняемая логическим блоком 10, определяется выражением (4). Цифроаналоговый преобразователь работает следующим образом.Формирователь 1 формирует на разрядных выходах е-разрядный двоичнцй код входного сигнала, изменение которого осуществляется при поступлении на вход синхронизации формирователя выходных импульсов О, генератора 2, Младшие разряды выходного кода формирователя 1 поступают на гп-и разрядные входы широтно-импульсного преобразователя 3, где преобразуются в длительность импульсов ти(1), фронт которых совпадает с фронтом тактовых импульсов О, Широтно- модулированная импульсная последовательность Р с выхода широтно-импульсного преобразователя 3 подается на один вход преобразователя 5 кода, на другие разрядные входы которого поступают код старших разрядов Е формирователя 1 и двоичный код Х, сформированнь 1 й делителем 4 путем деления гактового сигнала генератора 2.В соответствии с логической функцией (4) по двоичным кодам Л, Х и импульсному сигналу Г преобразователь кода 5 формирует И импульсных последовательностей, модулированных по закону гп-разрядного кода входного сигнала, которые поступают через ключевые усилители 6.1, , 6,й на входы аналогового сумматора 7. Суммарное импульсное напряжение Ок (фиг.5) большого уровня мощности через фильтрующее звено, входящее в состав сумматора 7 суммирующего устройства, поступает по выходной шине 8 в нагрузку, где выделяются полезные низкочастотные составляющие О входного сигнала. Максимальная величина О равна ИЕо(где Ео - амплитч.;а выходных импульсов ключевых усилителей), что в М раз больше амплитуды дополнительных высокочастотных составляющих импульсного напряжения, Выбирая частоту переключений суммарного импульсного напряжения в 10 раз больше верхней частоты входного сигнала при использовании фильтрующего звена второго порядка, в ус 10 15 20 25 30 35 40 45 50 тройстве достигается динамический диа.-. пазон преобразования порядка 04 = = 40 д 8+ 20 цй.При этом частота переключений отдельных ключевых усилителей в йраз ниже частоты изменения суммарного импульсного напряжения,Формула иэобрзтения 1. Цифроаналоговцй преобразователь, содержащий формирователь кода, выходы младших разрядов которого подключены к соответствующим информационным входам широтно-импульсного преобразователя, вход синхронизации которого соединен с выходом генератора тактовых импульсов, и первый ключевой усилитель, о т л и ч а ющ и й с я тем, что, с целью расширения динамического и частотного диапазонов преобразования, в него введены делитель частоты, преобразователь кода, М,где М - число выходов преобразователя кода, ключевых усилителей, и аналоговый сумматор, выход которого является выходной шиной, а входы через соответствующие ключевые усилители подключены к выходам преобразователя кода, первые информационные входы которого соединены с соответствующими выходами старших разрядов формирователя кеда. вход синхронизации подключен к выходу широтно-импульсного преобразователя, а вторые информационные входы соответственно соединены с выходами делителя частоты, вход которого объединен с входом синхронизации формирователя кода и подключен к выходу генератора тактовых импульсов.2, Преобразователь по п,1, о т л и ч а ющ и й с я тем, что преобразователь кода выполнен на многоканальном регистре сдвига и И логических блоках, выходы которых являются выходами преобразователя кода, входы синхронизации объединены и являются входом синхронизации преобразователя кода, первые информационные входы соответственно объединены и являются первыми информационными входами преобразователя кода, вторыми информационными входал 1 и которого являются соответствующие входы многоканального регистра сдвига, выходы которого соответственно подключены к вторым информационным входам логических блоков,1642585 Ц Цу Составитель В.ВойтовРедактор Е,Копча Техред М.Моргентал Корректор В,Гирня За Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 1 каз 1152 Тираж 473 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5