Устройство тактовой синхронизации

(51)5 Н 0 ОПИСАНИЕ ИЗОБРЕТЕНИК А 8 ТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ(57) Изобретение относится к электросвязи и может быть использовано в системах передачи данных, управления и теле- сигнализации, работающих по радиоканалам, Целью изобретения является повышение устойчивости синхронизации путем уменьшения вероятности сбоя при перерывах связи. Устройство тактовой синхронизации содержит задающий генератор 1, управляемый делитель 2 частоты, формирователь 3 импульсов, соответсгвующих фронтам посылок, формирователь 4 сигналов фазовых зон, )множитель 5 сигналов, первый усредняющий блок 6, блок коррекции 7, первый пороговый блок 8, элемент ИЛИ 9, дополнительный элемент ИЛИ 1 О, формировательуправляющего сигнала, Ю-триггер 12, блок задержки 13, второй пороговый блок 14, второй усредняющий блок 15. Осуществляется блокировка подстройки фазы та ктовы х импульсов за пределами стробированного интервала приема информации и уменьшается коэффициент усреднения первого усредняющего блока 6 в начале приема. 2 з.сс. ф-льс. 7 ил.Изобретение относится к области электросвязи и может быть использовано в системах передачи данных, управления и телесигнализации, работающих по радиоканалам,Целью изобретения является повышениеустойчивости синхронизации путем уменьшения вероятности сбоя при перерывах связи.На фиг. 1 представлена структурнаяэлектрическая схема устройства тактовойсинхронизации; на фиг. 2 - 6 - структурные:электрические схемы умножителя сигналов,первого усредняющего блока, блока коррек:.ции, первого порогового блока и формирователя управляющего сигнала, соответ:ственно; на фиг. 7 - временные диаг;оаммы сигналов, поясняющие работу устройства.Устройство тактовой синхронизации содержит задающий генератор 1, управляе.мый дели"-ль 2 частоты, формирователь 3:импульсов, соответствующих фронтам посы:,ок, формирователь 4 сигналов фазовыхзо умножитель 5 сигналов, первый усреднйюыий блок 6, блок 7 коррекции, первый пороговый блок 8, элемент ИЛИ 9, дополнитель. ый элемент ИЛИ 10, формирователь 1 упр,.вляющего сигнала, КЯ-триггер12, блок 13 адержки, второй пороговыйблок 14, второй усредняющий блок 15.Умножитель 5 сигналов содержит элементы ИНЕ 16 и 7. Первый усредняющий блок 6 содержит р,.версивный счетчик18 и Р-триггер 19. Блок 7 коррекциисодержит реверсивный счетчик 20, дешифратор 21 и элемент ИЛИ - НЕ 22.Первый пороговый блок 8 содержит дешифратор 23, элемент И 24 и элементы И -НЕ 25 и 26. Формирователь 11 управляющего сигнала содержит счетчик 2 импульсов, дешифратор 28 и К 5-триггер 29.Частота импульсов задающего генератора (фиг. 1) делится с помощью управляемого делителя 2, на выходе которогоформируются тактовые импульсы (фиг. 7 в).На информационньй вход устройства тактовой синхронизации из канала связи поступает входной сигнал (фиг. 76), представляющий собой смесь кодовой посылки(фиг. 7 а) и помехи.Из информационных посылок, поступающих из канала связи, на выходе формирователя 3 формируются короткие импульсы,совпадающие по фронту с моментом перехоьа через нуль информационных посылокфиг. 7 е).Умножитель 5 (фиг. 2) контролирует попадание этих сигналов в одну из трех зонтакта, равного интервалу между соседнимитактовыми импульсами: зоны отставанийфиг. 7 г), зоны опережения (фиг. 7 д) изоны синхронного приема в начальной и конечной частях такта. Зона синхронного приема расположена.симметрично относительно тактового импульса. Коррекция фазы тактовых импульсов производится, если фронты принимаемых сигна 5 лов попадают в зону опережения или отста ва ния.Для обеспечения достаточной помехоустойчивости синхронизации фазовое рассогласование интегрируется реверсивными счетчиками 18 и 20 соответственно первого усредняющего блока 6 (фиг. 3) и блока 7коррекции. Коррекция фазы производится,если первым пороговым блоком 8 зафиксировано определенное число импульсов рассогласования. Если фронты сигнала в канале15 связи отстают от тактовых импульсов, тоони оказываются в зоне отставания. Еслифронты сигнала в канале связи опережают тактовые импульсы, то они попадаютво вторую половину тактового интервала -зону опережения,Сигналы с формирователя 4 управляютэлементами И - НЕ 16 и 17 умножителя 5(фиг, 2), разрешая прохождение импульсовс выхода формирователя 3 (фиг. 7 е) напервый усредняющий блок 6, В зависимос 25 ти от фазового положения фронтов входного сигнала относительно зоны отставанияи зоны опережения реверсивные счетчики18 и 20 работают на сложение или навычитание.Предварительно в реверсивные счетчики3018 и 20 записывак)тся числа, равные соответственно половине их емкости.На выходах дешифраторов 23 и 21 соответственно первого порогового блока 8 и блока 7 коррекции сигналы появляются при нулевом состоянии реверсивных счетчиков 1835 и 20, т. е. когда разность числа отстающих и опережающих импульсов равна произведению чисел, введен ных в реверсивныесчетчики 18 и 20 при их предварительнойустановке.Если сигнал на выходе элемента И 24первого порогового блока 8 соответствуетзоне оставания, то под Действием выходного сигнала элемента И - НЕ 25 первогопорогового блока 8 осуществляется увеличение коэффициента деления управляемого45 делителя 2. Это приводит к смещению фазы тактовых импульсов в сторону отставания, т. е. уменьшает их опережение.Если сигнал на выходе элемента И 24первого порогового блока 8 соответствуетзоне опережения, то под действием выход 50 ного сигнала элемента И - НЕ 26 первогопорогового блока 8 производится уменьшение коэффициента деления управляемого делителя 2, что приводит к противоположному смещению фазы тактовых импульсов.Сигнал на установочный вход управля 55 емого делителя 2 поступает на каждомтактовом интервале с дополнительного выхода форм,рователя 4. Любой из выходныхсигналов первого пороговогоэлемент ИЛИ 9 с помощьюпервого усредняющего блокаимпульс, осуществляюцеий ц,новку первого усрелняющего 6ка 7 коррекции. Длительностьнного интервала приема в кажлм,цкл связи определяется сигналами, цступающими на с 1 х-вход и 5-вход КЯ-григ( ре) 2.Для ускорения вхождения и фаза после перерыва связи в каждом цикле связи входным управляющим сигналом через элемент ИЛИ 10 сбрасывается К 5-триггер 29 формирователя 11 (фиг. 6), выходным сигналом которого с помощью элемента ИЛИ - НЕ 22 блокируется выходной сигнал лешифратора 21, при этом коэффициент усрел:ения определяется только реверсивным се.чиком 18 первого усредциюцего блока 6.ОЛновременно выходной сигнал лополнительного элемента ИЛИ 1 О вводит в счетчик 27 формирователя 11 число, которое 20 превьцпяет в 2 раза (при равенстве количества разрядов реверсивного счетчика 8 и счетчика 27) число, Вводимое В реверсивный счетчик 18.Сигнал на выхоле лешифраторя 28 появляется цри нулевом состоянии счетчика 27.При работе устройства тактовой синхронизации В режиме вхождения и фазу происходит периодическое формировдние импульсов ца выходе дешифратрз 21 первого порогового блока 8, поддержицаюцеих К 5- триггер 29 формирователя 1 и нулевом остоянии. При этом содержимое счетчика 27 не успевает уменьшиться ло и, Зя, поэтому импульсы на выходе лешифртор 28 це формируются.При переходе устройства тактовой синхронизации В режим полдержации синфззеости интервал появления импульсов цд выходе дешифрагора 23 первого порогНого блока 8 возрастает, в результате чего ч рез интервалы времени, определяемые коэффициентом деления счетчика 27 формирователя 11, 40 появля)отся импульсы на выхолс дешифрз.тора 28, осуществляющи( установку В единицу КБ-триггера 29 формирователя 11, благодаря чему возрасгает к .ффициецт усреднения, так как при этом цз цыхолс элемента И 24 первого порогового блока 8 сигнал появляется только п 1 ц Олцвременном появлении сигналов на вьхолзх лсцифратора 23 первого порогового блока 8 и левифратора 21, поскольку снимдетси 6.окировка с элемента ИЛИ - НЕ 22. 110 окон.чании интервала приема информации 1)холным управляющим сигналом сбрасывается КЬ-триггср 2, и его выходным нулевым сигналом блокирун)тся элементы И . НЕ 1 б и 7 умножителя 5. прекращая цо стройку фазы та ктовы х и ми узсов. 55В уст)ойстве тактовой син чи 3 ии ОсуЕцествлясгся поэлемснтный п 1 " 3 Н.1 )рмзц 3- Онных "Иналов с помоцью рч усрсдцян)цесго блока 5. Втопого порогового бло. кз 4 и блока 8 задержки..Н нял (фиг. е.нс) с Выхода второго усрелцякцсго блока 15 цосгуцяет на второи порпвый блок 4, ед Выходе которого В коппс каждого такта и 1 рабатывдется сиг;л равный 0, если выходной сигнал Второо интегратора це цревыцдет цорогоВыц уровс 3 ь, и равный , если Е)ревиИзет.).30 к 18 задержки обеспечивает ззлерж ку Обнулеция Второго усредцяющего блока 5 по отцошени 0 к моменту записи информации Во второй пороговый блок 4.ФО,)/,1 т з) бртеечУстройство тактовой синхронизации, соле ржа щее цослеловятельно соединенные здлдк)ций генератор, управляемый лелитель лотть 1, формирователь чгцалОВ фазовых зоц и у мцожитезь сигцдлОВ, последовательно соелице)це элемент ИЛИ, перв 1 й усрелцяо щий блок и первый цороговьй блок, пер вьй и второй ихолы которого полсоелицецы соответственно к и рвомх и Второму Входам гналов уцрдцлснця коэф- фИ 13 ИСЕЗТОМ .ЕЛСЦИЯ 31)1 В.151 МОП) ЛЕ.ИТЕ;151 Чае ОТЫ И К ЦСРЕЗОМУ И ВТОН)М , ВХОЛ 1 М элемента ИЛ И, послелоиятслыц) сели:Нные Второй урелцяющий блок и цт 0 Ой пороговый блок, 1131 хол .1 ля к) це - го 331 срЗто) 33;Олсое,ЕИ цен к г;1 ктовом х 3хо л х 1)0 р и ц И) 15 д те.3 51 с и г и 11.10 В ф 3:10 В ы х зоц, причем ццф(рмзционный вход второго усрелцяюц 1 ео блока и Выхо; управляемого ,цлителя частоты являются о)гветствснцо ицформзццоццы:.1 гхозм и Выходом устройств;1, )г,исчаюи;я 3(и, чт, с цс.ью позыпения устйчцвос ги синхронизации путем умецьшеци вероятности сбоя цри пере. р ц 1)з х с Вязи, в зелен ы посл ело взтел ь цо сос. лии ццыс лоцолцитсльцый элемент ИЛИ, формирователь упрявлякэпь го сип;ла и блок коррекции, Выход которого под:оединен к первому дополнитеьному входу .срвого порогового блока, з также блок задержки, К 8-треггер и формирователь им:.ульсов, соОтцтствюцЕи х гЕ)ронтя и НОс 11,10 к. езход и езь хол которого полклюи цы оотзстствеено к1РЗ ЦИ 0111 ОМ ВХО; ВТОРО (СРЕЛНЯК) Н 3(1 О 6.10 к 1 и црцомх;еоп 0.13 иг,1 ьцОм", ВхО;3 Г )МЦОЖИТС,51 (.ИИ 1,ОЦ, ПРИ ЭТ".М ЕЗТОРОИ И тр.и 31 лоцолцитслыые В(01 ы ц первый и втори .шцолцц) льцые ихолы первого по(цОВ) ГО 6,10 к 1 10 л к.1 к) чсц ы с 00 тезетстзс ц но к црвому и иг 00 му 1111 хО.)м формировате.3 гц)гОВ ф,зцы., з(ц це)310 му входу долцительцоп э 3 ц мента .1 1 И и второму уцрзвляк)цгему Вхолу бл, з коррекции, СУ" ИРУК)ЦИй ЦХ , Ицчцтд цй ВХОЛ и тРС- ТРИ )П)1)В,5 ЦЦ З ВХОЛ К)ОГО ПОЛКЛК)- че соотцетстИ 0 к р Омх и Второму В 11:л 3 м ц)03 Ог; ц цыхус дцОВОЧНОГО601770 Ац рармиробателя 3 иггера 7 Р еляФы сигнала первого усредняющего блока, прямой выход КБ-триггера подсоединен к второму дополнительному входу умножителя сиг. палов, первый и второй выходы которого подсоединены соответственно к суммирующему входу и вычитающему входу первого усредняющего блока, дополнительный выход формирователя сигналов фазовых зон подсоединен к установочному входу управляемого делителя частоты, выход которого подсоединен непосредственно к обьединенным тактовым входам формирователя управляющих сигналов и второго порогового блока и через блок задержки подсоединен к установочному входу второго усредняющего блока, тактовый вход которого подключен к выходу задающего генератора, второй вход дополнительного элемента ИЛИ подключен к 5-входу КЬ-триггера, причем К- вход и 5-вход К 5-триггера, входы начальной установки первого усредняющего блока, блока коррекции и формирователя управляющего сигнала, тактовые входы первого усредняющего блока, первого порогового блока и формирователя управляющего сигнала и выход второго порогового блока являются соответственно первым и вторым управляющими входами, входами начальной установки, тактовым входом и дополнительным выходом устройства.2. Устройство по и. 1, отличающееся тем,что формирователь управляющего сигнала содержит последовательно соединенные счетчик импуЛьсов, дешифратор и КЬ-триггер, К-вход которого подключен к входу сигнала разрешения записи счетчика импульсов, причем вычитащий вход и входы начальной установки счетчика импульсов и Й-вход и пря мой выход КЬ-триггера являются соответственно тактовым входом, входами начальной установки и выходом формирователя управляющего сигнала. 3. Устройство по п. 1, отличающееся тем,что блок коррекции содержит последовательно соединенные реверсивный счетчик, дешифратор, и элемент ИЛИ - НЕ, причем вторые входы элемента ИЛИ - НЕ и дешифратора, суммирующий вход, вь 1 читающий вход, вход 20 сигнала разрешения записи, входы начальной установки реверсивного счетчика и выход элемента ИЛИ - НЕ являются соответственно первым, вторым и третьим управляющими входами, суммирующим входом, вычитающим входом и входами начальной 2 установки и выходом блока коррекции.дому длагу дл рармыр ля 3 Р бпрмыддалелРд юерРагоусреоЬгющегодлсма Олаерйго порогового блока Ю Фиг. Ф,Техред А. КравчукТираж 529о комитета по изобретениям и оЧосква, Ж - 35, Раугпская ньский комбинат Патент. г. У Редактор Н. БобковаЗаказ 3279ИИПИ Государственно3035роизводственно.издате орректор О Ципе одписное крытия и и ри ГК 11 Тб Н 5город, ул. Гагарина