Способ моделирования нейрона и устройство его осуществления

(51)5 С 06 О 7/60 ПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИ ЬСТВ радиот ехатики толовский работы в авточастия програ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР(56) МсСи 11 исЬ У.Я., Р 1 г.йз 11, А 1 од 1 са 1 са 1 си 1 иэ о 6 СЬе Ыеаэ дщапеп 1 ппегчоцэ асч 1 су. Вп 11, МаЬ. В 1 орЬуз.,1943, ч.4, р.115.Авторское свидетельство СССРУ 894744, кл, С 06 С 7/60, 1981.Патент США 11 4518866,кл. С 06 Р 15/42, 1985.(54) СПОСОБ МОДЕЛИРОВАНИЯ НЕЙРОНАИ УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ(57) Изобретение относится к цифровому моделированию биологическихнейронов, предназначена для экспериментальных и теоретических исследований в нейробиалогии и может .найтиприменение в системах управения.Целью изобретения является повышениеточности моделирования поведения реИзобретение относится к вифровому моделированию биологических нейронов и предназначено для физиологических экспериментальных и теоретических исследований при изучении целенаправленного поведения биологических объектов и, в частности, самообучения. Кроме тога, способ. может найти применение в системах управления,2ального нейрона путем обратимого регулирования порога генерации сигнала команды в зависимости от прогноза информационного значения ближайших следствий входного сигнала. При реализации способа, основанного на приеме сигналов, нахождении сумрак их координат и генерации команды по цостижению порога, осуществляют регулирование порога на основе установления математических ожиданий вероятностей прихода награды при условии генерации команды и ее отсутствия, причем порог уменьшают или увеличивают в за- висимости от знака разности этих величин пропорционально уровням статистической значимости их различий.В устройство введены четыре оперативных запоминающих устройства для запоминания и распознавания следствий 2 комбинаций г входных сигналов, а для регулирования порога - два сумматора, четь;ре постоянных запоминающих устройства, два умножителя и два вычитателя, Блок управления предназначен для управления работой устройства. 2 с.п. ф-лы, 1 ил. предназначенных дляномнам режиме, беэ умиста и оператора.Цель изобретения - повышение точности моделирования поведения реаль" ного нейрона путем регулирования порога генерации сигнала команды в зависимости от прогноза информационного значения входного сигнала, 158929 бляется безразличным сигналом, то рог генерации сигнала команды изняют в зависимости от прогноза его формационного значения. Математиские ожидания вероятностей приво- сигнала награды при условиях генеии сигналов команды У = 1 или 7 = 0 рассчитывают по Формулами + 1М и и +и+ +2 п + 1 и +и +2 Здесь учтено, что математические ожидания для незнакомого сигнала,который считается безразличным,принимаются равными 0,5. Вероятность безошибочного прогноза разности М- М оценивают по критерию Стьюдента. Критерий с, достоверности разности М - М оценивают по формулейМг -ММ ш й где ш Ошибка репрезентативности в данном случае зависит от числа степеней+ и+ + и + + и -2 (т.е. от числапоступлений данного сигнала), но независит от разности М,-М, Поэтомув первом приближении можно считать,что порог генерации сигнала командыпропорционален М;-М,Разность вычисленных математических. ожиданий Мг-М изменяется впределах от -1 до 1. Поэтому степеньпредпочтительности генерации сигналакоманды У = 1 для получения наградыХ = 1 удобно выразить черезь1+М г - М2Условие генерацж сигнала командыУ = 1 выводится из предположения,чтоистинное значение сигнала командыградуально и зависит от величины пос"тупившего входного сигнала по типуБ-образной функции, как это наблюдается в биологических нейронах: При реализацвю способа моделирования основанного на приеме многомерВных входных сигналов, нахождении,умма координат поступившего сйгнала, и генерации сигнала команды, если чезта сумма превысила заданную величи- дану порога, осуществляют регулирова- рацние величины порога, заключающеесяв том, что при приеме входного сигнала устанавливают математическиеожидания вероятностей прихода сигнала награды при условии генерации сигнала команды и в его отсутствии, и, величина порога генерации сигналакоманды в ответ на поступивший входной сигнал уменьшается или увеличивается в засимости от знака равностивычисленных математических ожиданийи вероятности безошибочного прогноза 20этой разности, причем факт генерациисигнала команды и поступления награды запоминают, как следствие входного,сигнала,Благодаря этому обеспечивается воз можность безошибочного распознавания2" сигналов по. запоминаемым следствиям, вызванных этими сигналами, иухудшается эйфективность целенаправленного поведения, в частности,самообучения за счет учета свойстваобратимого регулирования текущей зАфективности генерации сигнала команды, что, в конечном счете, существенно повышает точность моделированиявследствие приближения к свойствамреального нейрона,Способ осуществляется следующимобразом. Пусть на вход модели поступил сигнал Х(й) = (Х г , Х 1е40Х(С) ), где х - число входов модели, а= 0,2,1; Х (С)=0 или 1.Сигнал Х является наградой, наприОмер, Х = (1,0,00), Модель можетгенерировать сигнал команды 1 = 1 45или 7 = О. Если Х(с) 4 Х, ранее пос. тупал на вход модели и при первомпоявлении являлся 1-ым незнакомымсигна 3 гом, то ему соответствуют целг 1 еиии ичисля случаев 1 50гкогда после сигнала Х(с) генерировался сигнал команды 7=1 и поступил сигнал награды Х, = 1, генерировалсясигнал команды У. = 1 и,поступил сигнал награды Хо = 0 и т, д.55Если Х(с) безразличный сигнал, аЧ - порог для безразличного сигналла, то сигнал команды У = 1 генерируется если.ЕХ; "-. 7. Если Х(с) не ошибка репрезентативностиМ,-М,стандартное значение критерия Стьюдента,15892 1,асли 2(- в -)1 рХ7 о0 иначе,5Сигнал команды становится равным 1 при переходе через точку перегиба, Отсюда Команд генерируют, если ХХ, й ЧЯ 2. После прихода входного сигнала оценивают это условие и в зависимости от результатов оценки генерирует или не генерируют сигнал команды и принимают сигнал награды Х, = 1 или Х 1 =.О. Эти результаты запоминают и модель нейрона готоваФк приему новых порций информации.Сущность устройства для моделирования нейрона поясняется блок-схемой.Устройство содержит входной двоичный счетчик 1, группу оперативных запоминающих устройств (ОЗУ) 23,4 и 5, группу двоичных счетчиков 6 - 9, группу постоянных запоминающих устройств (ПЗУ) 10 - 13, два триггера 14 и 15, два сумматора 16 и 1, два умножителя 8 и 19, два вычитателя 20 и 21, дешифратор 22, блок 23 управления, блок 24 питания,Информационные входы счетчика 1. итриггера 14 являются входами уст.ройства. Инйормационьый выход счетчи 35 ка 1 соединен с адресныьи входами ОЗУ 2,3,4 и 5 и адресным входом ПЗУ 10. Информационные выходы ОЗУ 2 и 3 соединены с первым и вторым . входами сумматора 16 и информационными входами счетчиков б и 7, а информационные выходы ОЗУ 4 и 5 соедине-. ны с первым и вторым входами сумматора 17 и информационными входаьи сумматора 17 и информ ционнь:,и входами счетчиков 8 и 9. Кроме тогоинформационные выходы ОЗУ 3 и 5 соединены с первыми входами умножителей 18 и 19. Информационные выходы счетчиков 6 - 9 связаны с информационными вхо дами ОЗУ 2 - 5. Выходы сумматоров 16 и 17 соединены с адресными входами ПЗУ 11 и 12, информационные выходы которых связаны соответственно с вторыми входами умножителей 18 и 19, Вы ход умножителя 18 является входом уменьшаемого, а умножителя 19 - входом вычитаемого вычитателя 20, выход которого соединен с адресным входом ПЗУ 96 Ь13. Информационный вход ПЗУ 1 О соединен с входом уеньшаемого, а информационный выход ПЗУ 13 - с входом вычитаемого вычитателя 21, вьаод которого является входом триггера 15. Выход триггера 15, являющийся выходом устройства, соединен с первым входом дешифратора 22, второй вход которого соединен с выходом триггера 14. Выходы дешифратора 22, выход переполнения счетчика 1 и выходы переноса. сумматоров 1.6 и 17 соединены с одноименными входами блока управления 23,Тактовые выходы блока управления 23 соединены с одноименными тактовыми входами счетчика 1, триггеров 14.и 15 счетчиков б - 9, а также ОЗУ 2 - 5.Устройство работает следующим образом.При включении блока 24 питания и запуска устройства блок,23 управления вырабатывает сигнап Р, который приводит в исходное, т,е. нулевое, состояние содержимое счетчиков 1,6-9.Затем блок 23 управления генерируют- последовательность импульсов 1 ,увеличивающих содержимое счетчика 1, выходы которого являются адресным." входами ОЗУ 2 - 5 с нуля до максв. мального значения, а также сигнапы э: "за ф зз "ъФ для записи единицы в соответствующие счетчики,б - 9, Кроме того, сигналы гЙз., г.зз, гз из блока 23 управления поступают на одноименные входы управления ОЗУ 2- 5 для записи содержимого счетчиков 6 - 9 в ячейки памяти по,адресам,ге нерируемым счетчиком 1. Блок 23 управления при получении сигнала Р из счетчика 1, сообщающего о его пере" полнении, заканчивает приведение устройства в исходное состояние, которому соответствует содержи;е всех ячеек ОЗУ 2 - 5 тождественно равное 1, Это необходимо для того, чтобы учесть, что соответствующие математические ожидания случайных многомерных сигналов Хг, поступающих в дискретные моменты времени на вход устройства, равны 0,5.В дискретный момент времени,по сиг-, налу г, генерируемому блоком 23 уп" равления, многомерный входной сигнал Х(г) =- Х, Х,Х, поступающий из внешней среды, записывается в счетчик 1. где Х;60,1, г - число координат е+ - гЕ = сопзс, Одновременно с сигналом г блок 23 управления1589296 и Х 1+ и Хе 1 т 2 1и Хе+ и ХД+ 2 где 7сопзг. - заранее заданныйопорог генерации команды х,1 + М - Ма40 2степень предпочтительности генерации команды У навыходе устройства для получения1награды, " Х (й) - сумма координат многомерного входного сигналаХ 1,. Постоянное запоминающее устройство 10 осуществляет однозначноеотображение адреса Хр поступаю"щего со счетчика 1, ввеличинуррав ную сумме координат , Х, входного1 мсигнала, а постоянное запоминающее и 1 ХД+ 1и Хе+ и ХДт 2 чгенерирует сигнал чтения - й , поступающий на одноименные входы соответствующих оперативиых запоминающихустройств 2 - 5, По сигналу й 2, происходит считывание содержимого ячеекпамяти ОЗУ 2,3,4,и 5 по адресу Х(1:),записанному .в счетчик 1, При этом нзОЗУ 2 считывается число и Хчисло случаев, когда после прихода 10сигнала Х генерировалась команда1 1 в момент времени С на выходеустройства и поступала награда =1в момент времеин СЕ 2, гне. ТЕ 0,11Бе 0, 1, е 1 щ 12,3, Ив ОЗУ 3 счнтывается число и+ ХД- число слУчаев,когда после прихода сигнала Х.устройством генерировалась команда7 = 1, но на вход Я не поступаланаграда, т.е. Я = О, Из ОЗУ 4 считывается число и 1 Х,- число случаев,когда после прихода сигнала Х команда У не вырабатывалась, а наградаЯ поступала. Из ОЗУ 5 считывается число и Х- число случаев, когда после прихода сигнала ХК команда 7 устройством не вырабатывалась, г.е, Т == О, и не поступала на вход Я награда, Я =О. То есть каждому входномумногомерному сигналу Хк соответству= сопзй, после прихода и записи3в счетчик 1 многомерного входногосигнала Х(С), рассчитываются математические ожидания вероятности прихода на вход Я в момент времени С 11,награды Я(115+), как прн условиигенерации команды У(й+ ) на выходеустройства, так и без ее генерации.Математическое ожидание вероятности прихода на вход Я награды при условии генерации команды Т на выходе устройства вычисляется на сумматоре 16,постоянном запоминающем устройстве11 и умножителе 18 по формуле и + .Х 21 + 1ми еевев й и 1 Хе 2 ти Хе 1 т 2 На базе постоянных запоминающих устройств 11 и 12 реализовано устройство деления, т,е. эти ПЗУ осуществляют отображение адресов и" ХДт и ХеЭ23 н" 21 "Ю23 поступающих с сумматоров 17 и 16, всоответствующие им обратные величины Вычисленные значения М и М 5 с умножителей 18 и 19 поступают на входы вычитатепя 20, где определяется разность М-МУ 2.Условие генерации команды У( ч ) на выходе устройства .в соответствйи с описанием способа моделирования нейрона определяется по Ьормулеф 1 есин,ЕХ сс 1---гс ("е+) =О,в противном случае, Математическое ожидание вероятности прихода на вход Я награды Я(+) прн Условиир что команца на выхоце 55 устройства У не будет генерироваться, вычисляется на сумматоре 17,пос тонином запоминающем устройстве 12 и умножителе 19 по йормуле устройство 13 осуществляет отображение адреса, поступающего иэ вычитателя 20, равного разности математических ожиданий, в величину 8(М 1- ЧИ- М 5 = ----- Вычитатель 21р1+М -Мна первый вход которого приходитчетырех ОЗУ 2 - 5 по адресу Х 1(С) была произведена запись содержимого одного иэ счетчиков 6 - 9, устройство готово к новому циклу приема многомерного сигнала Х, генерации команды 7 и приему награды Я,Технические преимущества изобретения проявляются в том, что за счет небольшого увеличения сложности и стоимости модели достигается значительное расширение ее Функциональных возможностей " прежде всего объема запоминающих и распознаваемых сигна" лов. Благодаря этому предлагаемая модель при том же объеме перерабатываемой информации проще вследствие резкого сокращения числа связей между моделями.Предложенный способ моделирования и основанное на нем устройство позволяют моделировать свойства избирательного изменения возбудимости биологических нейронов при обучении. Это способствует разработке перспективных направлений исследований в области нейробиологии. 1. Способ моделирования нейрона, предусматривающий прием многомерных входных сигналов и сигнала награды, нахождение суммы координат поступившего сигнала, генерацию сигнала ко-. манды при превышении суммы координат заданной величины порога, о т л ич а ю щ и й с я тем, что, с целью повышения точности моделирования поведения реального нейрона путем регулирования порога генерации сигнала команды в зависимости от прогноза информационного значения поступившего сигнала, в качестве сигнала награды используют заранее выделенный входной сигнал, при приеме входного сигнала устанавливают значения математического ожидания вероятностей прихода сигнала награды при условии генерации сигнала команды и в его отсутствии, величину порога генерации сигнала команды в ответ на поступивший входной сигнал уменьшают или увеличивают в зависимости от знака раз" ности установленных математических ожиданий и вероятности безошибочного прогноза этой разности, асигналы о наличии или отсутствии возникшей 1589296 Очисло, равное сумме координат входно го сигнала Х(р), а на второй вход "число, равное 8 (М- М), производит их сравнение. Если разностьХ, - 9(М - М )Ъ О, то знак чис 1=ела на выходе вычит ателя 21 равенО, в противном случае - 1. По сигналу Ср , генерируемого блоком 23 управлейия, знак числа на выходе вычитателя 21 записывается в триггер 15,инверсный выход которого являетсявыходом устройства У, а. также однимиз .выходов дешифратора 22. Значение7 = 1 говорит о генерации командыФустройством в момент времени .са значение У = О - об ее отсутствии.По сигналу йгенерируемомублоком управления, в счетчики б - 9 2 Озаписывается содержимое ячеек памяти, соответствующих ОЗУ 2 - 5,считываемых по адресу Х(Т), По окончании записи в счетчики 6 - 9 сигналчтения - Сблоком 23 управленияснимается и ОЗУ 2 - 5 переходят врежим хранения информации,В дискретный момент времени Ср 2по сигналу г, генерируемому бло.ком 23 управления, в триггер 14 запи О Ф о Р м Ул а и э о б Р е т е н и Ясывается значение награды 1(С+).Выход триггера 14 соединен с вторымвходом дешифратора 22, который в за"висимости от сочетания входных сигналов У(1+1) и Ю(йр) генерируетзначение "1" на одном из своих выходов, а на других - значение "О", Выходы дешифратора 22 подключены к соответствующим входам блока 23 управления, который в зависимости от информационного значения выходов дешифратора 22 генерирует один из сигналовС зэ или йэ 4По одному иэ этих сигналов одиниэ счетчиков 6 - 9 увеличивает свое 45значение на единицу, после чего содержимое этого счетчика записываетсяв соответствующее ему оперативное запоминающее устройство по адресу .Х(й). Выходы П 1 и П 2 сумматоров 5 О16 и 17 (выходы переносов переполнения) подключены к одноименным входамблока 23 управления, Сигналы П 1 и Н 2участвуют в формировании сигналовМ ф зг Взъ .и йблока 23 управления. Если значение П или И 2 равно"1", то П запрещает выработку сигналов йэ и г, а П 2 - й, йз, Послетого, как в ячейки памяти одного изкоманды и поступившей награды запоминают,2. Устройство для моделированиянейрона, содержащее три счетчика,дватриггера и первый сумматорблок питания, о т л и;ч а ю щ е е с я тем,что, с цельюповышения точности моделирования за счет учета, свойств обратимого регулирования текущей эффективности генерации команды в ответна входные воздействия в зависимостиот их информационного значения,онодополнительно, содержит два счетчика,второй сумматор, два умножителя, двавычитателя, четыре оперативных запоминающих устройства, четыре постоян"ных запоминающих устройства, дешифратор и блок управления, при этом первый счетчик имеет г информационныхвходов, образующих первую группу входов. устройства, и г информационныхвыходов, соединенных с адресным входом первого постоянного запоьынающего устройства и. адресными входами .25четырех оперативных запоминающих устройств, информационныйвход каждого из которых соединен с информацион. . ным выходом второго, третьего, четвертого или пятого счетчиков, информационные входы которых соединены с информационными выходами соответствующих оперативных запоминающих устройств,первые входыпервого и второ35 го сумматоров соединены с информационными выходами первого и третьего оперативных запоминающих устройств, а вторые входы - с информационными выходами второго и четвертого оперативных запоминающих устройств, выходы первого и второго сумматоров соединены соответственно с адресными входами второго и третьего постоянных запоминающих устрой.тн, информацюнный выход каждого из которых соединен с первым входом одного из двух умножителей, второйвход- каждого из которых соединен .с чинфор мационным входом вт оро го или четвертого оперативных запоминающих устройств, причем выход первого умножителя соединен с входом уменьшаемого, а выход второго умножителя - с входом вычитаемого первого вычитателя, выход которого через четвертое постоянное запоминающее устройство соединен с входом вычитаемого второго вычитателя, вход уменьшаемого кото.рого соединен .с информационным выходом первого постоянного запоминающе- . го устройства, а выход - с входом первого триггера, выход которого, являющийся выходом устройства, соединен с первым входом дешифратора, второй вход которого соединен с выходом вто- рого трнггера, вход которого образует второй вход устройства, причем каждый из четырех выходов дешифратора., соединен с соответсгвующими входами блока управления, пятые г шестые вхо.ды которого соединены с выходамн переноса первого и второго суммагоров, а седьмой вход - с выходом переполнения первого счЕтчика, а выходи блока управления соединены с первым и вторым тактовыми входами и входом обнуления первого счетчика, тактовыми входами первого и второго триггеров, первыми и вторыми тактовыми входами каждого оперативного запоминающего устройства и первыми и вторыми тактовыпя входами и входами обнуления второго, третьего, четвертого и пятого счетчиков.роизводственно-издательский комбинат "Пате агарина, 1 О Ужгород ЗаВНИИПИ оставитепь А.Роговскиехред Л.Кравчук 542 Тираж 561 ПодписноеГосударственного комитета по изобретениям и открытиям при ГКНТ 113035, Москва, Ж, Раушская наб., д. 4/5