Устройство сопряжения двух эвм

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 13341 9) 4 606 Г 13/1 ОСУДАРСТВЕННЫЙ НОМИТЕТ. СС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНР СРЫТИЙЕ ИЗОБРЕТЕНИЯ ТЕЛЬСТВУ(54) УСТРОЙСТВО СОПРЯЖЕНИЯ ДВУХ ЭВМ(57) Изобретение относится к вычислительной технике, в частности, к устройствам сопряжения при объединениив вычислительную систему двух ЭВМ,Целью изобретения является ускорениеобмена информацией между двумя ЭВМ.Каждый адаптер двухмашинного комплекса для обработки встречных потоковинформации содержит блок 11 обмена,арифметико-логический блок 12, блок5 коммутации, блок 6 формированиямикрокоманд, регистр 7 приемопередачи, триггер 8 гоговности приема,триггер 9 информации, злемент И 1 О.2 з.п.ф-лы, 3 ил.5 10 20 30 Изобретение относится к вычислительной технике, в частности к устройствам сопряжения, и может. быть использовано при объединении в вычислительную систему двух ЭВМ, работаащих в реальном масштабе времени, через интерфейсы ввода-вывода.Цель изобретения - увеличение быстродействия обмена информацией междуЭВМ.Быстродействие обмена повьшаетсяза счет совмещения режимов приема ипередачи и обеспечения параллельнойобработки встречных потоков информации.На фиг. 1 изображена блок-схемаодного адаптера, подключенного к магистральным шинам своей ЭВМ и аналогичному адаптеру другой ЭВМ; нафиг. 2 и 3 - функциональные схемыблока обмена и блока Формированиямикрокоманд.На фиг. 1 обозначены процессор 1,оперативное запоминающее устройство2 (ОЗУ), магистраль 3 данных, магистраль 4 адреса,Каждый адаптер устройства содержитблок 5 коммутации, блок 6 формировачия микрокоманд, регистр 7 приемопередачи, триггер 8 готовности приема,триггер 9 информации, элемент И 10,блок 11 обмена, арифметико-логическийблок 12, тактовый вход 13, выход 14признака готовности обмена, выход 15синхронизации, информационный выход16. вход 17 - прием готовности, инФормационный вход 18, вход 19 синхронизации. На Фиг. 1 обозначены выходы20-26 блока 3, входы 27-29 блока 3,входы 30-34 блока 6 выходы 35-38блока 6, двунаправленный вход-выход39 блока 11, выход 40 блока 11.Блок 11 обмена содержит (Фиг. 2)узел 41 ириемопередачи, счетчик 42,шифратор 43 микрокоманд, группу 44регистров, триггеры 45 и 46, мультиплексор 47, дешифратор 48 микрокоманди дешифратор 49 адреса.Блок 6 Формирования микрокомандсодержит фиг, 3) второй счетчик 50,первый счетчик 51, второй дешифратор52, первый элемент ИЛИ 53 первый дешифратор 54, пятый элемент ИЛИ 55,элементы И 56, 57, 58, триггер 59,элемент И-НЕ 60, второй элемент ИЛИ61, элементы И 62 и 63 третий элемент ИЛИ 64, триггер 65, четвертыйэлемент ИЛИ 66, элементы И 67 и 68. Устройство работает следующим образом,Процессор 1, инициатор обмена,производит программную настройку своего адаптера обмена, Процесс настройки предусматривает выдачу в адаптеробмена информации о начальных адресахячеек ОЗУ, куда необходимо записывать и откуда необходимо считыватьинформацию, а также информацию о чис"ле слов в сеансе обмена и режимах обмена и заключается в том, что процес"сор 1 выдает в блок 11 обмена сигнал Запрос обмена , который через узел 41 поступает в дешифратор 48 микрокоманд признаковЕсли адаптер готовпринять информацию, то с выхода дешифратора 48 выдается через узел 41 в процессор 1.сигнал "Разрешение обмена". С выхода узла 41 информация через мультиплексор 47 выдается на выход 20 блока 11, При настройке обменадешифратор 48 выдает через выход 21блока 1,1 блок 5 управляющие сигналы,обеспечивающие коммутацию информации.Дешифратор 49 адреса вырабатываетсигнал, осуществляющий совместно с сигналомРазрешение обмена запись в счетчик 42 уставки, определяющей начальный микрокод процедуры выработки управляющих сйгналов в дешифраторе 48, Микрокоманда с первого выхода дешифратора 48 стробирует занесение информации управляющего слова с магистрали в триггеры 45 и 46, которые фиксируют режимы выдачи и приема информации, Микрокоманда с второго выхода дешифратора 48 поступает на второй разрешающий вход шифратора 43 микро- команд, после чего шифратор 43 формирует на своих выходах начальный адрес, по которому осуществляется запись из группы регистров 44 блока 11, настраивающего блок 12 на режим загрузки управляющими и информационными словами, содержащими информацию о начальных адресах ОЗУ и длине массивов в предстоящем сеансе обмена. Микрокоманда с шестого выхода дешифратора 48 поступает на шину параллельной загрузки регистра 7 и стробирует занесение информации управляющего слова с информационной магистрали в регистр7 приемопередачи,Далее дешифратор 48 снимает сигнал "Разрешение обмена", выдает в блок 6 Формирования микрокоманд сигнал конца настройки, Работа канала произво 1334153дится без участия центрального процессора. В блоке 6 сигнал конца настройки (он же признак начала выдачи)подается на первый вход элемента ИЛИ553, а с его выхода - на вход установ.ки триггера 65 в единичное состояниеи одновременно устанавливает триггер59 (признака адаптера - инициатораобмена) в единичное состояниеПриэтом разрешается поступление черезэлемент И 57 тактовых импульсов свхода 13 на вход счетчика 51. Из выходной информации счетчика 51 в дешифраторе 52 вырабатываются синхронизирующие импульсы, поступающие черезэлементы И 67 и ИЛИ 64 во внешнийадаптер и на второй вход элементаИ 10. Выход элемента И 10 связан синформационным выходом 16 устройства, 20через который во внешний .адаптер выдается простробированная синхроимпульсами информация из регистра 7 приемопередачи, С задержкой относительноимпульсов синхронизации на другом выходе шифратора 52 формируются импульсы сдвига, которыс через выход 38осуществляют сдвиг информации в регистре 7,В конце выдачи каждого бита информации на выходе дешифратора 52 формируется сигнал "Конец бита , которыйчерез элементы И 62 и ИЛИ 55 поступает на вход счетчика 50. Последнийобеспечивает подсчет числа выданных35битов и формирование признака концаслова.Прием управляющего слова смежным, адаптером осуществляется следующимобразом. По сигналу начальной установки (по сбросу) триггер 46 в блоке11 установлен в единичное состояние,что разрешает прием информации, атриггеры 59 и 65 в блоке 6 формирования микрокоманд установлены в нуле 45вое состояние, при котором разрешает,ся прохождение импульсов с входа 32через элементы И 58 и ИЛИ 55 на входсчетчика 50, а через элемент ИЛИ 61на вход сдвига регистра 7 приемопередачи,Дешифратор 54 счетчика 50 по окончании приема всех разрядов слова фор-мирует на своем выходе сигнал признака конца слова, который поступает вблок 11 на вход счетчика 42 и на входшифратора 43 микрокоманд. В результате в:счетчик 42 заносится установкапроцедуры приема, на выходе дешифратора 48 формируется сигнал управлениямультиплексором 47, по которому информация поступает с выхода 20 блока11 на вход блока 12, Шифратор 43 определяет начальный адрес микрокоманды записи в один из регистров арифметико-логического блока 12 содержимого регистра 7. После этого дешифратор48 вырабатывает сигнал готовности навыходе 14, который поступает в адаптер - инициатор обмена,В адаптере - инициаторе обмена дешифратор 54 счетчика 50 по окончаниивыдачй всех разрядов слова формируетсигнал признака конца слова, которыйпереводит в исходное состояние триггер 65 и поступает на вход шифратора43. В счетчик 50 заносится установка,определяющая новую процедуру. По сигналу с второго выхода дешифратора 48и по признаку конца слова в шифраторе43 формируется начальный адрес подпрограммы. На выходе 21 дешифраторам48 формируется код, обеспечивающийподключение блоком 5 магистрали блока12 к регистру 7. Затем на выходе дешифратора 48 формируется сигнал, который поступает на вход элемента И 56блока 6 и разрешает прохождение сигнала готовности свыхода триггера 8через. элемент ИЛИ 53 на вход установки триггера 65, Процессоры выдачи иприема слова аналогичны. Отличие заключается лишь в том, что во второйраз в приемном канале по сигналу признака конца слова на выходе группырегистров 44 программы формируетсясигнал "Прерывание, поступающий через узел 41 в процессор 1.После окончания выдачи всех управляющих слов во внешний адаптер об-.мена по сигналу признака конца словас выхода счетчика 50 на выходе дешифратора 48 формируется сигнал "Запроспрямого доступа, который через узел41 блока 11 поступает в процессор 1.По сигналу "Разрешение прямого доступа", поступающему иэ процессора 1 через узел 41 на.входы счетчика 42 идешифратора 48, разворачивается временная диаграмма непосредственногодоступа к запоминающему устройству врежиме чтения информации из ОЗУ 2.По сигналам с выхода дешифратора 48в блоке 5 производится подключениемагистрали блока 12 к магистрали (адреса, информационной магистралиблока 11 к информационной магистрали1334153 еф о р м у л а и 3 о б Р е т е н и я 5 О регистра 7, а шифратор 43 обеспечивает выборку из группы регистров 44программы блока 12, Информация из ОЗУ2 через магистраль 3 данных, узел 39,блок 5 поступает на вход регистра 75приемопередачи. Занесение информациив регистр производится по сигналу,поступающему с выхода 38 блока 6 нарегистр 7,10Аналогично подготавливается информация в регистре приемопередачисмежного адаптера обмена.Синхронизирующие импульсы с выходаблока 6 стробируют на элементе И 10выходную информацию и одновременнопоступают но шине 15 в смежный адаптер, где аналогично стробируют выходную информацию регистра приемопередачи, инициируя смежный адаптер тем самым на выдачу информации, одновременно они обеспечивают запись и сдвигинформации в регистресмежного канала. Информация от смежного адаптерачерез информационный вход 18 адаптера 2 бобмена поступает на триггер 9 информации Импульс с выхода дешифратора52 через элементы И 63 и ИЛИ 61 блокаб поступают на вход сдвига регистраи обеспечивает перезапись информации из триггера 9 в регистр 7 и егпоследующий сдвиг, подготавливая информацию в регистре 7 для выдачи следующего бита информации, После этогбна выходе дешифратора 52 блока 6 вы 35рабатывается импульс, который черезэлементы И 68 и ИЛИ 66 поступает навход 40 триггера 9 приема информациии обнуляет его. Далее с выхода эле. мента И-НЕ 60 блока 6 на вход 39 триг гера 8 приема сигналов готовностипоступает импульс, приводящий триггерв исходйое состояние. Таким образом, адаптеры обменаосуществляют параллельную обработкудвух информационных слов в режимахприема и выдачи информации 1. Устройство сопряжения двух ЭВМ, содержащее два адаптера, каждый из которых содержит блок обмена, блок коммутации и регистр приемопередачи, при этом первая группа выходов блока обмена соединена с первой группой информационных входов блока коммутации, первая группа выходов которого соединена с группой информационных входов параллельной записи регистра приемопередачи, группа выходов которого соединена с группой информационных входов блока обмена, первый и второй выходы которого соединены соответственно с синхровходом параллельной загрузки регистра приемопгредачи и с управляющим входом блока коммутаФ ции, вторая группа выходов которого является группой адресных выходов. адаптера для подсоединения к адресной магистрали соответствующей ЭВМ, группа входов-выходов блока обмена является группой входов-выходов адаптера для подключения к магистрали данных соответствующей ЭВМ, а тактовый вход блока обмена является входом устройства дпя подключения к тактовой шине соответствующей ЭВМ, о т л и ч а ю - щ е е с я тем, что, с целью увеличения быстродействия обмена информацией между ЭВМ, в каждый адаптер введен арифмгтико-логический блок, блок формирования микрокоманд, триггер готовности приема, триггер информации и элемент И, причем первая и вторая . группы выходов блока обмена соединены соответственно с группами входов данных и микрокоманд управления арифметико-логического блока, группа выходов которого соединена с второй группой информационных. входов блока коммутации, третья группа выходов блока обмена соедИнена с группой входов режима блока формирования микрокоманд, первый и втОрой выходы которого соединены соответственно с входом признака слова блока обмена и с первым входом элемента И, второй и третий входы которого соединены соответст-, венно с третьим выходом блока обмена и с выходом последовательного вывода информации регистра приемопередачи, входы сдвига и последовательного ввода информации которого соединены ,соответственно с первым выходом блока формирования микрокоманд и с выходом триггера информации, синхровход и вход сброса которого соединены со-. ответственно с четвертым выходом блока обмена и вторым выходом блока формирования микрокоманд, третий выход которого соединен с входом сбро,са триггера готовности приема, выход которого соединен с входом готовности блока формирования длкрокоманд, тактогый вход которого соединен с входомустройства для подключения к тактовойшине соответствующей ЭВМ, а пятый выход блока обмена, второй выход блокаформирования микрокоманд и.выход элемента И являются соответственно вы 5ходами готовности обмена, синхронизации и информации адаптера, а установочные входы триггера информации, триггера готовности приема и синхровход блока формирования микрокоманд являются соответственно входами готовности, информации и синхронизацииадаптера, а выходы готовности обмена, синхронизации и информации первого адаптера соединены соответственно с входами готовности, информации и синхронизации второго адаптера.2, Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что блок обмена содержит узел приемопередачи исчетчик, мультиплексор, шифратор микрокоманд, дешифратор адреса, дешифратор микрокоманд, два триггера, группу триггеров, при этом группа инфор.мационных выходов узла приемопередачи соединена с входами дешифратора адреса, группой информационных входов шифратора микрокоманд, и первой группой информационных входов мультиплексора, вторая группа информационных входов которого соединена с группой информационных входов узла приемопередачи и являются группой информационных входов блока, выход разрешения прямого доступа узла приемопередачи соединен с первым установочным входом счетчика, второй установочный счетчик, вход которого соединен с первым входом разрешенияшифратора микрокоманд и является входом признака конца слова блока, выходы шифратора микрокоманд соединены с информационными входами регистров группы, выходы которых являются второй группой выходов блока, а выходы признака конца слова регистров группы соединены с первым входом дешифратора микрокоманд и с входом прерывания узла приемопередачи, выход ЗаИ прос обменакоторого соединен с вторым входом дешифратора микрокоманд, третий, четвертый и пятый входы которого соединены соответственно с выходом разрешения прямого доступа узла приемопередачи и выходами первого и второго триггеров, синхровходы которых соединены с первым выходом дешифратора микрокоманд, второй выход ко 10152025 30 354555 торого соединен с вторым входом разрешения шифратора микрокоманд, выходы первого и второго триггеров являются третьим и четвертым выходамиблока соответственно, информационныевыходы счетчика соединены с группойвходов дешифратора микрокоманд, третий, четвертый и пятый выходы которого соединены соответственно с управляющим входом мультиплексора, входами управления режимом и Запрос прялмого доступа узла приемопередачи,ншестой выход дешифратора микрокомандсоединен с третьим установочным входом счетчика и входом разрешения обмена узла приемопередачи, выход дешифратора адреса соединен с четвертымустановочным входом счетчика, счетный. вход которого является тактовымвходом блока, а группа выходов мультиплексора является первой группойвыходов блока, выходы передачи и приема узла приемопередачи соединенысоответственно с информационными входами первого и второго триггеров,седьмой и во"ьмой выходы дешифраторамикрокоманд являются соответственнопервым и вторым выходами блока, группа выходов дешифратора .микрокомандявляется третьей группой выходов блока, группа входов-выходов узла приемопередачи является группой входоввыходов блока,3, Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что блок формирования микрокоманд содержит два счетчика, два дешифратора, семь элементов И, пять элементов ИЛИ, три триггера, элемент И-НЕ, при этом первые входы первого элемента И, первого элемента ИЛИ и первого триггера являются группой входов режима блока, а выходы второго, третьего и четвертого элементов ИЛИ, выход элемента ИНЕ являются соответственно первым, вторым, третьим, четвертым выходами блока, первый выход первого дешифратора соединен с первым входом второго триггера и является пятым выходом блока, первый вход второго элемента И, первый вход третьего элемента И являются соответственно тактовым входом и входом синхронизации блока, выход первого элемента И соединен с вторым входом первого элемента ИЛИ, выход которого соединен с вторым входом.второго триггера, прямой выходкоторого соединен с вторым входом второго элемента И, выход которого соединен со счетным входом первого счетчика, информационные выходы которого соединены с входами второго де 5 шифратора, первый вход первого элемента ИЛИ соединен с вторым входом первого триггера и является входом группы входов, режима блока, прямой выход первого триггера соединен с первыми входами четвертого, пятого, шестого, седьмого элементов И и с третьим входом второго элемента И, инверсный выход первого триггера соединен с вторым входом третьего элемента И, выход которого соединен с первыми входами второго, третьего,четвертого и пятого элементов ИЛИ,второй вход пятого элемента И соединен с выходом четвертого элемента И,а выходы второго дешифратора соединены соответственно с вторыми входамичетвертого, пятого, шестого, седьмогоэлементов И, с первым входом элемента И-НЕ, второй вход которого соеди-.нен с вторым выходом первого дешифратора, входы которого подсоединены кинформационным выходам второго счет- .чика, счетный вход которого соединенс выходом пятого элемента ИЛИ, выходпятого элемента И соединен с вторымвыходом второго элемента ИЛИ,1334153 оставитель Г, Стернин ехред И. Попович К рректор М. Дем едактор Е. Копч Тираж 672 Подписи НИИПИ Государственного комитет по делам изобретений и открыт 035, Москва, Ж, Раушская н аказ 3964 4 роизводственно-полиграфическое предприятие, г. Ужгород, ул, Проектная