Устройство цифроаналогового преобразования

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4 Н 03 М 1/6 ОПИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР В 947955, кл. Н 03 К 13/02, 1982.Авторское свидетельство СССР В 864548, кл. Н 03 К 13/02, 1981, (54) УСТРОЙСТВО ЦИФРОАНАЛОГОВОГО ПРЕОБРАЗОВАНИЯ(57) Изобретение относится к области вычислительной и измерительной техники и может быть использовано для преобразования цифровых величин в аналоговые. Изобретение позволяет повысить достоверность преобразова-, ния за счет использования избыточных измерительных кодов (ИИК) и введения блока аналогового запоми,Я 01221754 А нающего устройства, постоянного запоминающего устройства, сумматора,регистра последовательного приближения, блока сравнения, второго регистра, регистра сдвига, элемента И,оперативного запоминающего устройства, которые обеспечивают работуустройства в режиме метрологического контроля и режиме непосредственного преобразования входного кодав аналоговую величину. В режимеметрологического контроля,. которыйоснован на свойствах ИИК, определяются коды реальных значений весовразрядов цифроаналогового преобразователя, которые записываются воперативное запоминающее устройство и затем используются для коррекции в режиме непосредственного преобразования входного кода в аналоговую величину. 1 з.п. ф-лы,. 4 ил,табл.1 1Изобретение относится к вычислительной и измерительной техникеи может быть использовано для преобразования цифровых величин в аналоговые.Цель изобретения - повышение достоверности преобразования,На фиг. 1 приведена функциональная схема устройства цифроаналогового преобразования, на фиг. 2функциональная схема блока управления, на фиг. 3 и 4 - схема алгоритма работы устройства,Устройство цифроаналогового преобразования (фиг. 1) содержит выходную шину 1, блок 2 аналогового запоминающего устройства (БАЗУ), цифроаналоговый преобразователь 3 (ЦАП),цифровой коммутатор 4 (ЦК), входныешины 5, первый регистр 6 (РГ), регистр 7 последовательного приближения, первую и вторую управляющиевходные шины 8 и 9, блок 10 управления, первый 11, третий 12, четвертый 13, второй 14; пятый 15, седьмой 16 выходы блока 10,блок 17 сравнения БС), элемент И 18, регистр19 сдвига (РГС), шестой 20, восьмой21, девятый 22, одиннадцатый 23 идесятые 24 выходы блока 10, оперативное запоминающее устройство 25(ОЗУ), постоянное запоминающее устройство 26 (ПЗУ), второй регистр27, двенадцатый, тринадцатый и четырнадцатый выходы 28, 29 и 30 блока 1 О, сумматор 31 (СИ), первыеконтрольные выходные шины 32, вторая контрольная выходная шина 33,первый вход 34 блока 1 О, шина 35"Запуск".Блок 10 управления (фиг. 2)выполнен на первом и втором регистрах36 и 37, постоянном запоминающемустройстве 38 и генераторе 39 тактовых импульсов.Цифроаналоговый преобразователь3 должен быть выполнен на основеизбыточных измерительных кодов (ИИК)например кодов Фибоначчи, "золотой"пропорции и дрРабота цифроаналогового преобразователя происходит в двух режимах:в режиме метрологического контроля и режиме непосредственногопреобразования входного кода в аналоговую величину. В режиме метрологического контроля определяются коды реальных значений весов разрядовЦАП 3, причем разряды ЦАП 3 делят 221754 2ся на группы неточных (старших)разрядов и группу точных (младших).разрядов. Данный подход справедливпри формировании весов разрядов ЦАП53 с одинаковой относительной погрешностью 0 . В этом." случае абсолютныеотклонения ЬЯвесов разрядов оттребуемых значений Я для старшихразрядов будут большими, а для млад.ших - малыми. Поэтому определениекодов реальных значений весов производится только для группы из шстарших разрядов. Значение ш определяется из условия5где п - количество разрядов основного ЦАП;Ц . , - отклонение от требуемогозначения веса (п-ш+1)-го,разряда;Ц - значение весов 1 и 2-гомладших разрядов соответ-ственно.Двоичные коды Реальных значенийвесов младших разрядов записываются в ПЗУ. 26 и используются при метрологическом контроле. Коды реальных значений весов старших разрядов определяются в .результате поверки и хранятся в ОЗУ 25. Определение кодов реальных значений весов К начинается с (п-ш+1)-го6разряда и осуществляется последовательно от младших разрядов к старшим. Регистр сдвига обеспечиваетвключение поверяемого разряда. С выхода ЦАП 3 аналоговая величинаЯр, поступает в БАЗУ 2 и запоминается. Далее осуществляется процесс поразрядного уравновешиваниясигнала Я,р,компенсирующим сигналом ЦАП 3 Ас запрещением включения поверяемого разряда. Одновременно с этим происходит формирование в сумматоре кода реального значения веса разряда К по форп-гл ИмулеК =Еа К.,50 где а е 0,1 - двоичная цифра в -мразряде кода;К - значение кода реальР;ного веса -го разряда;55=п-шд,Результат вычислений записывается в ОЗУ 25. На этом процессе опреУ Номер Обозна- Наименование сиги/и связи чение налов Примечание 1 2 3 При Х =1 - поверка Режим 1 Х,Управляющий импульс При Х =2 - выдача кон 2трольной информации 2 Выходной сигналэлемента И деление кода реального значения веса (и-ш+)-го разряда заканчивается. При определении кодов реальных значений весов последующих разрядов используются реальные веса кодов, хранимые в ПЗУ 26, и значения реальных весов кодов, определяемые при поверке и записанные в ОЗУ 25. Процесс поверки на этом заканчивается.При необходимости (по сигналу извне) содержимое ОЗУ поступает на первые контрольные выходные шины 32 устройства и используется для дальнейшей обработки.В режиме непосредственного преобразования участвуют первый регистр 6, цифровой коммутатор 4, цифроаналоговый преобразователь 3. Входной код, поступающий по входным шинам 5, записывается в первый регистр 6, преобразуется при помощи ЦК 4 и ЦАП 3 в выходнойаналоговый сигнал А , Выходной сигнал АьыЬЫХ снимается с выхода 1 устройства,Устройство в режиме метрологического контроля работает следующим образом.Вначале выполняется обнуление РГ 2 под. действием управляющего сиг,нала блока 10 управления. В регистр 19 сдвига записывается код, содержащий единицу в поверяемом (и-ш+1)-м разряде, который через ЦК 4 под действием управляющего сигнала 15 поступает на вход ЦАП 3, Выходная аналоговая величина ЦАП 3 Я.р запоминается в БАЗУ 2 и поступает на вход блока 17 сравнения. Процесс уравновешивания ее выходным компенсирующим сигналом ЦАП 3 Ак происходит по методу поразрядного кодирования. Логический элемент И запрещает включение поверяемого разряда под действием управляющего сигнала 221754 421 блока 10 управления. Сигнал 23 блока 1 О управления задает выбор ячейки ПЗУ 26, содержимое которой поступает на вход сумматора 31. Суммирование кодов производится с помощьювторого регистра 27 и сумматора 31.Код, сформированный в сумматоре 31,под действием управляющего сигнала22 блока 1 О управления записывается 1 О в ОЗУ 25. На этом процесс поверки(и-ш+1)-го разряда заканчивается.Далее по командам блока 10 управ-ления РГ 2 обнуляется и выполняетсяповерка следующего старшего разряда.15Работа устройства на любом следующем -ом такте производится аналогичным образом. РГС 19 обеспечивает включение )-го поверяемого разряда, поступающего на вход ЦАП 3 черезЦК 4 под действием управляющих сигналов блока О управления. Затем выполняется процесс поразрядного уравновешивания Ор компенсирующим сиг 5налом ЦАП 3 А с запрещением включения поверяемого разряда.Процесс суммирования выполняетсяаналогично. описанному, причем производится выбор как ячеек ПЗУ 26,так и ОЗУ 25, хранящих коды реальных значений весов разрядов. В суммато 1)е формируется код реальногозначения веса разряда Кр , которыйзапоминается в ОЗУ 25. Процесс метрологического контроля заканчивается З 5 при определении реального значениявеса п-го разряда.Один из возможных вариантов реализации блока управления приведенна фиг. 2. Длч формирования управляющих сигналов применена последовательная схема с использованием ПЗУ.Необходимые для управления функционированием ЦАП управляющие и условные сигналы приведены в таблице.)1221754 Продолжение таблицы ХСинхроимпульс РГ 1 12 У, Синхроимпульс РПП 13 У Начальная установка 14 У 1 Адрес ЦК 2 Адрес ЦК 15 У Выборка БАЗУ 16 У 1 О 2 О11 21 У Сдвиг РГСЗапрет Запись-считываниеОЗУ 12 гг Ув У Выборка ПЗУ и ОЗУ Адрес ОЗУ и ПЗУФ 4Обнуление РГ 2 Уо Ун У Запись РГ 2 умСинхроимпульс конт- роля вого коммутатора, первый управляющий вход которого подключен к второму выходу блока управления, выходыподключены к соответствующим входам цифроаналогового преобразователя, выход которого является выходной шиной устройства о т л и ч аю щ е е с я тем,что, с целью повышения достоверности преобразования,введены блок аналогового запоминающего устройства,.блок сравнения,второй регистр, регистр сдвига,элемент И, оперативное запоминающее устройство, постоянное запоминающее устройство, сумматор, регистр последовательного прнближеАлгоритм функционирования устрой-,ства в соответствии с приведен 45ным описанием работы показан нафиг. 3 и 4. Формула изобретения 50 1. Устройство цифроаналоговогопреобразования, содержащее блокуправления, цифровой коммутатор,первый регистр, информационные, входы которого являются входнымишинами, управляющий вход подключенк первому выходу блока управления,выходы подключены к соответствующимпервым информационным входам цифро 13 23 14 24 1528 16 29 17 . 30 При У, =1 коммутируетсяРГС При У =1 коммутируетсяРПП При У =1, У =1 коммутируется РГ При У =О осуществляется запрет При У =О - считывание в При У 9 =1 выборка ПЗУния, первый управляющий вход которого подключен к третьему выходублока управления, второй управляющий вход объединен с первым управляющим входом регистра сдвига и подключен к четвертому выходу блокауправления, информационный вход.объединен с первым входом блокауправления и подключен к выходуэлемента И, выходы подключены к соответствующим вторым информационным входам цифрового коммутатора,второй управляющий вход которогоподключен к пятому выходу блока управления, третьи информационныевходы подключены к соответствующимвыходам регистра сдвига, второй управляющий вход которого подключенк шестому выходу блока управления,седьмой выход которого подключенк управляющему входублока аналогового запоминающего устройства,информационный вход которого объединен с первым входом блока сравнения и подключен к выходу цифроаналогового преобразователя, выход подключен к второму входу блока сравнения, выход которого подключен к первому входу элемента И,второй вход которого подключен квосьмому выходу блока управления,девятый выход которого подключенк первому управляющему входу оперативного запоминающего устройства,десятые выходы блока управленияподключены к соответствующим адресным входам оперативного и постоянного запоминающих устройств, одиннадцатый выход подключен к второмууправляющему входу оперативного запоминающего устройства и к первомууправляющему входу постоянного запоминающего устройства,. выходы которого объединены с соответствующими выходами оперативного запоминающего устройства, являются первымиконтрольными выходными шинами и подключены к соответствующим первымвходам сумматора, выходы которогоподключены к соответствующим информационным входам оперативного запо 5 10 5 20 25 30 35 40 45 50 минающего устройства и второго регистра, выходы которого подключены к соответствующим вторым входам сумматора, первый и второй управляющие входы подключены соответственно к двенадцатому и тринадцатому выходам блока управления, четырнадцатый выход которого является второй контрольной выходной шиной, второй и третий входы являются первой и второй управляющими шинами соответственно, четвертый вход является шиной "Запуск".. 2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления выполнен на нервом и втором регистрах, генераторе тактовых импульсов и постоянном запоминающем устройстве, первый, второй и третий входы которогоявляются соответствен- но вторым, третьим и первым входами блока управления, входы с четвертого по девятый подключены к соответствующим выходам второго регистра, выходы с первого по 1+13, где И= =1 оК р+1, а и - количество разрядов преобразуемого кода, подключены к соответствующим информационным входам первого регистра, выходы с 7+14 по 2+19 подключены к соответствующим информационным входам второго регистра, первый управляющий вход которого является четвертым входом блока управления, второй управляющий вход подключен к прямому входу генератора тактовых импульсов, инверсный выход которого подключен к управляющему входу первого регистра, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый и десятый выходы которого являются соответственно первым, третьим, четвертым, вторым, пятым седьмым, шестым, восьмым, девятым и одиннадцатым выходами блока управления, выходы с одиннадцатого по 2+10 являются десятыми выходами блока управления, выходы с 2+11 по .1+13 являются соответственно двенадцатым, тринадцатым и четырнадцатым выходами блока управления;1221754 Составитель В.Першик орректор Л.Пата Редактор М.Петров адар хре каз 1620/59/5 ППП "Патент", г. Ужгород, ул. Проектная. 4 Фил Тираж 816 ВНИИПИ Государственного по делам изобретений и