Устройство для формирования тестовой последовательности

(21) 37932 (22) 21.09 (46) 15.03 (72) Н.Н.В кин, И.А,Н (53) 681.3 (56) Автор У 1034040,Техниче 763.115 РЭ. ор ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 71/24-24(54) УСТРОИСТВО ДЛЯ ФОРМИРОВАНИЯТЕСТОВОЙ ПОСЛЕДОВАТЕЛЬНОСТИ(57) Изобретение относится к автоматике и может быть использованодля контроля приемников кодовойинформации, в первую очередь пультов управления,и устройств автоматического ввода данных, Цель изобретения - расширение областиприменения и повышение быстродействия. Устройство имеет прямой и инверсный выходы, на которые поступа-ют биполярные синхроимпульсы, демодулятор, преобразующийбиполярные синхроимпульсы в однополярные - шесть элементов И-ИЛИ два триггера, 5 счетчиков, генератор два генерато- ра одиночного импульса, два регистраФ коммутатор запуска, представляющий собой кнопочный переключатель и служащий для подачи сигнала запуска на первый генератор одиночного импульса, два элемента ИЛИ, коммутат режима, представляющий собой набор переключателей и предназначенный для выдачи сигналов на входы элементов ИЛИ и И-ИЛИ, вход внешнего запуска, и дешифратора, инвертор, 1)-триггер, сумматор, коммутаторй информации, представляющий собой на- Е бор переключателей, предназначенный для выдачи сигналов на информационные входы записи первого регистра, С модулятор, счетный триггер, схему сравнения, коммутатор адреса, пред"Ъф ставляющий собой набор переключателей для выдачи сигналов на информационные входы записи второго регистра и шифратор 1 ил. )вел 0040 Изобретение относится к автоматике и может быть использовано для контроля приемников кодовой информации, в первую очередь пульта управления и устройств автоматического ввода данных, используемых в системах автоматики.Целью изобретения является расширение области применения и повы.шение быстродействия. ОНа чертеже представ, пена функциональная схема предлагаемого устройства.Устройство содержит прямой и инверсный сицхровходы 1 и 2, ца кото рые поступают биполярные сицхроимпульсы, преобразователь 3 биполярного кода в однополярный, первыц 4, второй 5, третий 6, четвертый 7, пятый 8 и шестой 9 элементы И-НИ, пер вый 10 и второй 11 К 8 -триггеры, второй 12, первый 13, третий 14, четвертый 15, пятый 16 счетчики, генератор 17 импулт сов, первый 18, второй 19 Формирователи одиночного импульса, 25 первый 20, второй 21 регистры, Формирователь 22 сигнала запуска, представляющий собой кцопочцыц переключатель ц служащий для подачи сигнала запуска ца первый формирователь им- З 0 пульса 18, первый 23 и второй 24 элементы ИЛН, блок 25 задания режима, представляющий собой набор переключателей, вход 26 внешнего запуска, первый 27, второй 28 и третий 29 дешиф 35 раторы, элемент НК 30, ) -триггер 31, сумматор 32, первый блок 33 задания исходных данных, представляющий собой набор переключателей, преобразователь 34 однополярного кода в биполярный, счетный триггер 35, схему сравнения 36, второй блок 37 задания исходных данных, представляющий собой набор переключателей прямой 38 и инверсный 39 ицформацион 45 ные выходы устройства, шифратор 40.Формирование последовательного кода осуществляется путем сдвига предварительно записанной в регистры 20 и 21 информации. Формирование биполярного кода осуществляется преобразователем 34, который управляется шифратором 40. Управление регистрамц и дальнейшая обработка их выходц 1 ях сигналов производптся,как описано ниже, в зависимости от выбраццого режима работы.Возможны синхронный и асинхро 1 цый режимы работы устройства, в свою очередь, в асинхронном режиме возможны циклический и однократный (ручной) режимы передачи 32-разрядногокода без запуска и с запуском повнешнему сигналу, передача 24-разрядных биполярных синхроимпульсов,Выбор режима производится оператором с помощью блока 25, обеспечивающего формирование ряДа потенциальныхсигналов, поступающих на соответствующие входы элементов И-ИЛИ 4 - 9,ИЛИ 23 и 24. Режим циклической передачи 32- разрядного кода по ГОСТ 18977-79.Импульсы генератора 17 поступают ца счетчик 13, выполняющий Функции делителя частоты. На выходах счетчика 13 Формируется сетка опорных частот. К,5 -триггер 11, счетчик 14 и дешифратор 27 образуют схему управления, при этом на выходах дешифратора 27 последовательно вырабатываются необходимые для формирования одного кодового слова вспомогательные сигналы, Временные соотношения этих сигналов обеспечиваются выбором кодовых комбинаций, поступающих на дешифратор 27 от счетчика 14. На первом выходе дешифратора 27 (нумерация выходам дешифратора дается в соответствии с Формулой) Формируются импульсы, соответствующие по времени моменту форм ьрования 32-го разряда выдаваемого устройством кода и используемые при формировании признака частности кода; ца пятом - импульсы паузы между пачками 32 сицхроимпульсов, Формируемых на третьем выходе дешифратора 27; на третьем - пачки из 24 сицхроимпульсов; ца четвертом - импульсы окончания цикла.Цикл передачи одного 32-разрядного слова строится следующим образом. Первым формируется импульс паузы, При наличии этого импульса . призводится запись адреса и Информации слова в регистры 20 и 21. По окончании импульса паузы вырабатывается пачка иэ 32 синхроимпульсов, осуществляющих сдвиг кода в регистрах и стробирующих по длительности импульсы последовательного кода в шифраторе 40. Циклическая работа схемы управления обеспечивается триггерм 11,который включается сигналом с четвертого выхода дешифратора 27 и обцуляет счетчик 14. Затем сигна- лом с выхода счетчика 13 триггер 11обнуляется, т,е. вновь разрешается работа счетчика 14.Формирование адресной части слова для записи в регистр 21 осуществляется элементом И-ИЛИ 9, счетчиком 16, дешцфратором 29, схемой сравнения 36, блоком 37. Выбор адресов для передачи осуществляется оператором с помощью блока.37. Устройство обеспечивает передачу как полного (16), так и ограниченного набора адресов. Прц передаче полного набора сигналом от блока 25 блокируется вторая группа входов элемента И-ИЛИ 9 и на счетчик 16 поступают только импульсы паузы с пятого выхода дешифратора 27. Дешифратор 29 преобразует двоичный код адреса с выхода счетчика 14 в позиционный код. Выходы дешифратора 29 соединены с первымц входами схемы сравнения 36, на вторые входы которой поступают сигналы с блока 37. При совпадении единиц в какой- либо паре входных сигналов схема сравнения Формирует сигнал совпадения, используемый для стробирования записи информации в регистр 20 только по выбранным адресам (по остальным передается нулевая информация). При передаче ограниченного набора адресов сигналом от блока 25 снимается запрет с второй группы входов элемента И-ИЛИ 9. При этом в случае несовпадения ни в одной из пар входных сигналов схемы сравнения 36 сигнал с ее выхода разрешает поступление через элемент И-ИЛИ 9 на вход счетчика 16 синхроимпульсов с второго выхода дешифратора 27 до получения совпадения. Полученное при совпадении состояние счетчика 16 сохраняется до момента окончания записи адреса в регистр 21, затем импульсом паузы состояние счетчика 16 увеличивается на единицу, и цикл работы повторяется.Формирование информационной части слова для записи в регистр 20 производится элементом ИЛИ 23, счетчиком 1.5, сумматором 32 и блоком 33. При циклической передаче счетчик 15 обнулен сигналом, поступающим через элемент ИЛИ 23 от блока 25, поэтому сигнал на выходе сумматора 32 совпадает с кодом, поступающим от первой группы выходов блока 33. Таким образом, набранная оператором на блоке 33 информация записывается в часть разрядов регистра 20 через сумматор 5 10 15 20 25 30 35 40 45 50 55 32, в остальные - непосредствен"но,Управленце работой регистров 10ц 21 во всех режимах осуществляется сигналами с выходов элементовИ-ИЛИ 5,6 ц 8. С выхода элементаИ-ЗЛЫ 8 снимается сигнал для включения регистров 20, 21 в режимызаписи или сдвига. Этим же сигналомосуществляется обнуление триггера35. Сигналом с выхода элемента ИИЛИ б осуществляется стробированиезаписи информационной части словав регистр 20. Пачки синхроимпульсовс выхода элемента И-ИЛИ 5 осуществляют сдвиг информации в регистрах 20и 21 и поступают на шифратор 40.При циклической подаче 32-разрядных слов с полным набором адресовв момент паузы сигнал с пятого выхода дешифратора 27 через элементИ-ИЛИ 8 включает регистры 20, 21 врежим записи. При совпадении выбранного оператором и текущего (определяемого состоянием счетчика16) адресов по сигналу от схемысравнения 36, проходящим через элемент И-ИЛИ 6, производится записьинформационной части слова в регистр20. Запись адресной части в регистр21 производится непосредственноот коммутатора адреса 37 ( старшие,неизменяющиеся разряды), и от счетчика 16 (изменяющиеся разряды). Тактирование записи адреса производится сигналом, поступающим на входрегистра 21 от счетчика 13. По окон"чании импульса паузы производитсяпереключение регистров 20 и 21 врежим сдвига, одновременно состояниесчетчика 16 увеличивается на единицу. Поступающие затем на вход сдвига регистров 20, 21 от элементаИ-ИЛИ 5 синхроимпульсы осуществляютсдвиг информации в регистрах 20 и21, Формируя последовательный код,который с выхода регистра 21 поступает на информационный вход триггера35 и на элемент И-ИЛИ 4, Последнийпропускает однополярный код на первый информационньп 1 вход шифратора40, на второй вход которого поступают синхроимпульсы. На вход блокировки шифратора 40 поступает разрешающий сигнал, сформированный элементом ИЛИ 24 по сигналу от блока25. На выходах шифратора 40 формируются импульсы, управляющие работой преобразователя 34, Формирующе"5 20 25 35 40 45 50 55 го стандартный биголярный последовательный код, поступающий на выходы 38 и 39 устройства. В момент передачи 32-го разряда кода формируется признак честности, для чего по сигналу с первого выхода дешифратора 27 в зависимости от поступающих на первую и вторую группу входов элемента И-ИЛИ 9 сигналов от коммутатора режима 25 на выход элемента И-ИЛИ 4 передается состояние прямого или инверсного выхода триггера 35, который осуществляет подсчет числа единичных импульсов в коде, поступающем с выхода регистра 21. Затем цикл передачи повторяется для слова со следующим адресом и т.д.Циклическая передача ограниченного набора адресов отличается тем, что во время передачи кода осуществляется поиск следующего подлежащего передаче адреса.Работа большинства узлов устройства при ручной однократной передаче не отличается от описанной для режима циклической передачи, т.е. их циклическая работа продолжается. Осо бенность состоит в том, что сигналом от.коммутатора режима 25 вход блокировки шифратора через элемент ИЛИ 24 соединяется с выходом схемы стробирования, содержащей формирователи одиночного импульса 18, 19, элемент И-ИЛИ 7, Э -триггер 31, элемент ИЛИ 24, блок 22, вход 26 внешнего запуска. По сигналу от блока 22 срабатывает формирователь 18 импульса, длительность выходного сигнала которого определяется периодом следования импульсов опорной частоты, поступающих на вход генератора от счетчика 13, Выходной импульс формирователя 18 через элемент ИИЛИ 7 поступает на формирователь 19 импульса, при этом прохождение сигналов через вторую группу входов элемента И-ИЛИ 7 запрещено сигналом от блока 25. Длительность импульса формирователя 19 определяется сигналом от старшего разряда счетчика 16, т.е. соответствует времени набора всех заданных адресов, Э -триггер 31 обеспечивает привязку фронтов выходного импульса формирователя 19 к циклу формирования кодового слова за счет подачи импульсов паузы с пятого выхода дешифратора 27 на тактовый вход 1) -триггера 31. Выходнойсигнал Э -триггера 31 через элемент ИЛИ 24 поступает на вход блокировки шифратора 40 и отпирает последний на время цикла передачи выбранных адресов. Таким образом,устройство обеспечивает однократнуюпередачу слов с заданным наборомадресов при поступлении сигнала отблока 22. Работа устройства при однократной передаче по внешнему сигналу от блока 25 заключается в том, что разрешается прохождение сигнала с входа 26 внешнего запуска через элемент И-ИЛИ 7 на вход запуска формирователя 19, Вторая особенность работы состоит в том, что сигналом с блока 25 снимается обнуляющий сигнал с входа сброса счетчика 15, и формирователем информации слова по внешнему сигналу запуска производится формирование последовательности чисел в информационной части слова (например, команд опроса ячеек памяти устройств автоматического ввода данных).При запуске формирователя 18импульса от блока 22 сигналом с выхода формирователя 18 производится обнуление счетчика 15 и производитсяоднократная выдача кода с информационной частью, соответствующей набранной на блоке 33.Затем при поступлениина вход 26 импульса запуска состояние счетчика 15 увеличивается наединицу.При этом на выходе сумматора 32 для записи в регистр 20получаем число, на единицу большепереданного в предыдущем цикле. Поимпульсу внешнего запуска срабатывает также схема стробирования, отпирающая устройство на время формирования кодовой посылки. Следующийимпульс на входе 26 вновь увеличивает состояние счетчика на единицуи вызывает срабатывание схемы стробирования, и т.д. Таким образом,осуществляется передача последовательности чисел по внешнему запускающему сигналу. Устройство обеспечивает также асинхронное формирование пачек 24- разрядных биполярных синхроимпульсов, При этом на шифратор 40 через элемент И-ИЛИ 5 подаются однополярные 24-разрядные синхроимпульсы с третьего выхода дешифратора 27. Поступление информации на шифратор 40 через элемент И-ИЛИ 4 блокируется сигналами от блока 25.5В синхронном режиме на входы 1 и 2 биполярных сигналов поступают биполярные синхроимпульсы. Преобразователь 3 преобразует биполярные синхроимпульсы в однополярные, посту О пающие на схему, включающую счетчик 12, дешифратор 28 и К 5 -триггер 10, которая осуществляет;. выделение,. паузы между двумя последовательными пачками синхроимпульсов. Синхро-;15 импульсы с входа преобразователя 3 производят сброс счетчика 12 и В 5; - триггера 10. Частота поступающих на счетчик 12 импульсов от счетчика 13 и кодовая комбинация, вызывающая срабатывание дешифратора 28, выбрана таким образом, что сигнал на выходе дешифратора 28,переводящий в единичное состояние Й 3 -триггер 10, повляется только в паузе между пачками синхроимпульсов (она имеет большую длительность по сравнению с паузами между импульсами внутри пачки). Таким образом, на выходе й 5 -триггера 10 Формируется импульсЗО паузы, поступающий через элемент ИИЛИ 8 (вторая группа входов этого элемента заблокирована в данном режиме сигналом с блока 25) на входы управления регистрами 20 и 21 и вход сброса счетного триггера 35. Во время действия импульса паузы сигналом с второго выхода счетчика 13, проходящим через элемент И-ИЛИ 6, произг водится запись в регистр 20 информации от блока 33 и сумматора 32, счет 40 чик 15 в этом режиме обнулен сигналом, проходящим через элемент ИЛИ 23 от блока 25. С приходом первого синхроимпульса происходит обнуление 85 -триггера 10 и регистр 20 пере 45 водится в режим сдвига, который осуществляется синхроимпульсами, поступающими на вход регистра 20 от демодулятора 3 через элемент И-ИЛИ 5. Формируемый на входе регистра 20 при сдвиге последовательный код поступает через элемент И-ИЛИ 4(прохождение информации от другихисточников в данном режиме заблокировано сигналами от блока 25) на шифратор 40, на вход блокировки которого в этом режиме поступает разрешающий сигнал. Формула изобретения Устройство для формирования тестовой последовательности, содержащее генератор импульсов, первый и второй счетчики, первый и второй элементы И-ИЛИ, первый и второй дешифратор, счетный и первый ЙБ -триггеры, первый и второй регистры, формирователь сигнала запуска, блок задания режима, первый и второй блоки задания исход". ных данных, шифратор и преобразователь однополярного кода в биполярноУ причем первые группы информационных выходов первого и второго блоков задания исходных данных соединены соответственно с установочными вхо" дами первого и второго регистров, выход первого регистра соединен с информационным входом сдвига второго регистра, последовательный выход которого соединен с информационным входом счетного триггера, и первым входом первого элемента И-ИЛИ, второй и третий входы которого соединены соответственно с прямым и инверс,ным выходами счетного триггера, а выход первого элемента И-ИЛИ соединен с первым входом шифратора, выход которого соединен с входом преобразователя однополярного кода в биполярный, выходы которого являются прямыми инверсными информационными выходами устройства, четвертый и пятый входы первого элемента И-ИПИ соединены с первым и вторым выходами блока задания режима, а шестой и седьмой входы объединены и подключены к первому выходу первого дешифратора, группа выходов второго счетчика соединена с группой входов второго дешифратора, первый разрядный выход первого счетчика соединен со счетным входом второго счетчика, первый вход второго элемента И-ИЛИ соединен с третьим выходом блока задания режима, о т л и ч а ю щ ее с я тем, что, с целью расширения области применения и повышения быстродействия, в устройство введены третий, четвертый, пятый и шестой элементы И-ИЛИ, второй ЙЯ -триггер, третий четвертый и пятый счетчики, первый и второй формирователи одиночного импульса, первый и второй элементы ИЛИ, третий дешифратор, элемент НЕ, 3) -триггер, сумматор, схема сравнения и преобразовательбиполярного кода в однополярный, причем прямой и инверсный синхровходы, устройства соединены соответственно с прямым и инверсным входами пре 5 образователя биполярного кода в однополярный, выход которого соединен с входами сброса второго счетчика, первого КЯ -триггера и вторым входом второго элемента И-ИЛ 1, третий и четвертый входы которого соединены с вторым и третьим выходами первого дешифратора, а пятый и шестой входы соответственно с четвертым и пятым выходами блока задания режима, выход второго элемента И-ИЛИ соединен с входом сдвига второго регистра, тактовый вход которого, первый и второй входы третьего элемента 11-ИЛИ. соединены с первым разрядным выходом первого счетчика, второй, третий и четвертый разрядные выходы которого соединены соответственно с сннхровходами первого формирователя импульса, третьего счетчика и 25 входом сброса второго КБ -триггера установочный вход которого соединен ,с четвертым выходом первого дешифратора, пятый выход которого соединен с первыми входами пятого и шестого элементов И-ИЛИ и синхровходом 3 - триггера, группа входов первого дешпфратора соединена с группой выходов третьего счетчика, вход сброса которого соединен с выходом ЙЯ -триггера, вход первого счетчика соединен с выходом генератора импульсов, выход второго дешифратора соединен с установочным входом Й Я -триггера, выход которого соединен с вторым входом пятого элемента И-ИЛИ, третий и чет 40 вертый входы которого непосредственно и через элемент 11 Е соединены с шестым выходом блока задания режима, выход пятого элемента И-ИЛИ соединен с входом сброса счетного триггера и входами управления режимом первого и второго регистров, вход сдвига первого регистра, сйнхровход съем- ного триггера и второй вход шифратора соединены с выходом второго 50 элемента И-Ы 1 И, выход формирователя сигнала запуска соединен с входом запуска первого элемента ИЛИ и четвертого элемента И-ИЛИ, второйвход которого и счетный вход четвертого счетчика соединены с входомвнешнего запуска устройства, выходчетвертого элемента И-ИЛИ соединенс входом запуска второго формирователя импульса, синхровход и выходкоторого соединены соответственнос. выходом старшего разряда пятого.счетчика и 3 -входом ) -триггера, выход которого соединен спервым входом второго элемента ИЛИ,выход которого соединен с третьимвходом шифратора, вторые входыпервого и второго элементов ИЛИи третий вход четвертого элементаИ-ИЛИ соединены соответственно сседьмым, восьмым и десятым входамиблока задания режима, выход первогоэлемента ИЛИ соединен с входомсброса четвертого счетчика, выходкоторого и второй выход первогоблока задания исходных данных соединены соответственно с первым ивторым входами сумматора, выходыкоторого соединены с группой информационных входов первого регистра,второй и третий входы и выход шестого элемента И-ИЛИ соединены соответственно с десятым выходом блоказадания режима, вторым .выходомпервого дешифратора и входом пятогосчетчика, группа выходов которогосоединена с группой информационныхвходов второго регистра и группойвходов третьего дешифратора, выходкоторого и второй выход второгоблока задания исходных данных соединены соответственно с первым ивторым входами схемы сравнения, выход которой соединен с четвертымвходом шестого элемента И-ИЛИ итретьим входом третьего элементаИ-ИЛИ, четвертый вход и выход которого соединены соответственно содиннадцатым выходомблока заданиярежима и тактовым входом первогорегистра, выход которого соединенс восьмым входом первого элементаИ-ИЛИ, девятый и десятый входыкоторого соединены соответственнос двенадцатым и тринадцатым выходамиблока задания режима.ИПИ Заказ 1132/56 Тираж 673 Подписное ал ППП "Патент", г,ужгород,ул.Проектная