Дискретная линия задержки

(5 03 К 5 13 САНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ ЕЛЬСТВкое св л. НО е свид л. НО 976. ССР8.11.8 тв 13 елК Я д СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) (57) 1, ДИСКРЕТНАЯ ЛИНИЯ ЗАДЕРЖКИ содержащая первый блок управления, вход которого объединен с одним из входов элемента И и подключен к выходу генератора, а выход соединен с входом. первого счетчика импульсов, запоминающее устройство, информационный вход которого подключен к дополнительному выходу блока управления, вход управления считыванием объединен с выходом второго счетчика импульсов и подключен к выходу дискретной линии задержки, а вход управления записью объединен с дополни-, . тельным входом блока управления и подключен к входу дискретной линии задержки, а также третий счетчик импульсов, вход установки которого соединен с выходом датчика кода, а выход подключен к входу триггера, выход которого соединен с другим входом элемента И, о т л и ч а ющ а я с я тем, что, с целью повьппения точности, в нее введен дополнительный блок управления, вход которо го соединен с выходом элемента И, выход - с входом второго счетчика мпульсов, вход синхронизации соединен с информационным выходом запоминающего устройства, а дополнительный вход через элемент задержки - с выходом второго счетчика импульсов, причем выход первого счетчика импульсов соединен с входом синхронизации первого блока управления, а счетный вход третьего счетчика импульсов - с выходом генератора.2. Линия задержки по п. 1, о тл и ч а ю щ а я с я тем, что первый и дополнительный блоки управления содержат каждый четыре элемента И, элемент задержки, элемент ИЛИ, выходы которых являются выходами блоков управления,.и триггер, прямой и инверсный выходы которого соединены с одними из входов соответственно первого и второго элементов И а К-вход - с выходом элемента задержки, вход которого подключен к выходу первого элемента И, при этом входы элемента ИЛИ соединены соответственно с выходами второго и четвертого элементов И, входы первого и второго элементов И являются входами блоков управления прямые входы третьего и четвертого элементов И являются дополнительными входами, инверсный вход третьего элемента И и другой вход четвертого элемента И являютс входами синхронизации, прямой выхо триггера является дополнительным выходом первого блока управления, 1172000 2Изобретение относится к измерительной технике, технике радиосвязи и может быть использовано при измерении параметров частотной и фазовой модуляции, при приеме сигналов с фазоразностной модуляцией.Цель изобретения - повышение точности путем снижения вероятности воз" никновейия ошибок при считывании. 0 На фиг. 1 приведена структурнаясхема дискретной линии задержки, нафиг, 2 - временные диаграммы, поясняющие ее работу,Дискретная линия задержки содержит блок 1 управления, первый счет-.чик 2 импульсов, дополнительныйблок 3 управления, второй счетчик 4ил 1 пульсов, элемент 5 задержки, запоминающее устройство 6, третийсчетчик 7 импульсов, элемент И 8,генератор 9, триггер 10, датчик 11кода.В состав блока 1 управлениявходят триггер 12, четыре элемента И 13-16, элемент 17 задержки иэлемент ИЛИ 18. Дополнительныйблок 3 управления содержит триггер 19,четыре элемента И 20-23, элемент 24задержки, элемент ИЛИ 25. 20 Выход блока 1 управления соединен с входом первого счетчика 2 импульсов, выход которого подключен к входу синхронизации блока 1 управления, Выход дополнительного блока 3 З управления соединен с входом второго счетчика 4 импульсов, выход которого объединен с входом элемента 5 задержки и входом управления считыванием запоминающего устройства б и образу О ет выход дискретной линии задержки, Вход блока 1 управления объединен со счетным входом дополнительного счетчика 7 импульсов и одним: из входов элемента И 8 и подключен к выхо ду генератора 9, Дополнительный вход блока 1 объединен с входом управления записью запоминающего устройства б и образует вход дискретной линии задержки, а дополнительный выход блока 1 подключен к информационному входу запоминающего устройства б, информационный выход которого соединен с входом дополнительного блока 3 управления, Вход триггера 10 соединен с выходом дополнительного счетчика 7 импульсов, вход установки которого подключен к выходу датчика 11 кода,Выход триггера 1 О подключен к другому входу элемента И 8, выход которого связан с входом дополнительногоблока 3 управления, дополнительныйвход которого подключен к выходуэлемента 5 задержки,Прямой выход триггера 12 соединенс одним из входов элемента И 13 иобразует дополнительный выход блока 1 управления. Инверсный выходтриггера 12 соединен с одним из входов элемента И 14, другой вход которого объединен с другим входомэлемента И 13 и образует вход блока 1 управления. Я-вход триггера 12подключен к выходу элемента И 15,прямой вход которого объединен содним из входов элемента И 16 и образует дополнительный вход блока 1,а инверсный вход объединен с другимвходом элемента И 16 и образует входсинхронизации блока 1, К-вход триггера 12 подключен к выходу элемента 17задержки, вход которого соединен свыходом элемента И 13. Выходы элементов И 14 и 16 раздельно подключенык входам элемента ИЛИ 18, выход которого является выходом блока 1 управ"ления.Прямой выход триггера 19 соединен, с одним из входов элемента И 20 и образует дополнительный выход дополнительного блока 3 управления. Инверсный выход триггера 19 соединен с одним из входов элемента И 21, другой вход которого объединен с другим входом элемента И 20 и образует вход блока 3 управления. Б-вход триггера 19 подключен к выходу элемента И 22, прямой вход которого объединен с одним из входов элемента И 23 и образует дополнительный вход блока 3 управления, а инверсный вход объединен с другим входом элемен". та И 23 и образует вход синхронизации блока 3 управления; К-вход триггера 19 подключен к выходу элемента 24 задержки, вход которого соединен с выходом элемента И 20. Выходы элементов И 21 и 23 раздельно подключены к входам элемента ИЛИ 25, выход которого является выходом дополнительного блока 3 управления.Запоминающее устройство 6 предназначено для временного хранения одноразрядных двоичных кодов, посту"ающих на его информационный вход, и последующей выдачи их на информале3512 гВ начальный момент времени(фиг. 2) первый счетчик 2 импульсов, триггеры 10, 12 и 19 находятся в нулевом состоянии. При этом на выход 40 элемента И 8 импульсы не поступают.Все разряды второго счетчика 4 импульсов установлены в единичноесостояние. В третьем счетчике 7импульсов установлен хранящийся в 45 датчике 11 кода дополнительный кодчисла (-К)Дискретная линия задержки работает следующим образом.Если на вход дискретной линии 50 задержки никакие сигналы не поступают, то триггер 12 постоянно находится в нулевом состоянии, элемент И 14. открыт, и импульсы генератора 9 (фиг. 2 а) через логические элемен ты И 14 и ИЛИ 18 поступают на вход первого счетчика 2 импульсов. На выходе старшего разряда счетчика 2 ционный выход в том же порядке, ькаком они поступают, Запоминающееустройство может быть плстроено набазе оперативного запоминающего устройства с организацией Хслов по1 разряду, выполненного на основемикросхем, например 185, 541, 564или 563 серий, имеющих выход информации в инверсном коде, Кроме того,в состав запоминающего устройства 6могут входить счетчик адреса записи,счетчик адреса считывания, а такжеформирователи импульсов, реализующие необходимую временную диаграммузаписи и считывания из оперативногозапоминающего устройства,Датчик 11 кода предназначен дляхранения дополнительного кода числа (-К), пропорционального временизадержки, которое можно определитьиэ формулыгггде о - время задержки,Г - частота генератора 9.гДатчик 11 кода может быть выполнен на статистических КБ-триггерахили коммутационных элементах.Емкость третьего счетчика импульсов не должна превышать емкость Мзапоминающего устройства 6. Емкостьпервого и второго счетчиков импульсов определяется соотношением частот генератора 9 и входного сигнала Г. Ее можно рассчитать по форму 02030(фиг. 2) в этом случае присутствует последовательность прямоугольных импульсов со скважностью 2 и частотой Г.Если импульс, поступающий на вход дискретной линии задержки, появится в тот момент, когда на выходе счетчика 2 в . логическая единица (й на фиг. 2 6), что соответствует фазовому сдвигу между входной последовательностью и сигналом, снимаемым с выхода счетчика 2, лежащему в диапазоне 0 - 180 , то блок 1 управления совместно со счетчиком 2 и запоминающим устройством 6 работает следующим образом.Входной импульс проходит через открытый в данный момент элемент И 16 и поступает на вход элемента ИЛИ 18. При этом к последовательности импульсов, поступающей на вход счетчика 2, добавится еще один импульс (фиг, 2 г). Следовательно, переполнение счетчика 2 происходит раньше (2 на фиг. 2), временной сдвиг между входными импульсамч и моментами переполнения счетчика 2 умень-. шится на величину периода генератора 9, а фазовый сдвиг между входным сигналом и сигналом, присутствующим на выхода счетчика, уменьшится на величину АЦ - 2/И . ВходЯ ной импульс одновременно поступает и на вход управления записью эапоминакнцего устройства 6 и инициирует запись в него, Так как триггер 12 в описанном случае постоянно находится в нулевом состоянии, то после прихода входного импульса в очередную ячейку запоминающего устройства 6 будет записан логический нуль. Если импульс, поступающий навход дискретной линии задержки,появляется в тот момет, когда на выходе счетчика 2 - логический ноль( на фиг. 23), что соответствуетфазовому сдвигу, лежащему в диапазоне от -180 до 0 , то блок 1 управления, счетчик 2 и запоминающееустройство 6 работают следующим образом,Входной импульс проходит черезоткрытый в данный момент элемент И 15и поступает на Б-вход триггера 12,который устанавливается в единичноесостояние (фиг. 2 у). При этом элемент И 14 закрывается, элемент И 13открывается, Элемент И 14 закрыт до тех пор, пока очередной импульс генератора 9 не проходит через элемент И 13, элемент 17 задержки, время задержки которого меньше периода генератора 9, на К-вход триггера 12 (Фиг. 2 В) и не установит триггер 12 в нулевое состояние.Таким образом, в описанном слу" 10 чае происходит исключение одного импульса из последовательности импульсов, поступающих на йход счетчика 2 (Фиг, 23). Следовательно, переполнение счетчика 2 происходит позже (4 15 на фиг. 23), временной сдвиг между входными импульсами и моментами переполнения счетчика 2 увеличивается, т.е. фазовый сдвиг между входным сигналом и сигналом, присутствующим 20 на выходе счетчика 2, увеличивается на величину А . Поскольку после поступления входного импульса триггер 12 находится в единичном состоянии, то через дополнительный выход 25 блока 1 на информационный вход запоминающего устройства 6 поступает логическая единица, которая и запи 1 шется в очередную ячейку устройства б,Из описания и временных диаграмм30 видно, что блок 1 управления совместно со счетчиком 2 представляет собой дискретную систему Фазовой синхронизации, причем начальная фаза сигнала на выходе счетчика 2 со (1)2 отслеживает изменение фазы входного сигнала Ч вх И):Ч, И) = ц + су+ Ьс,(1) гдеР,и(с) - динамическая погрешность, которая оказывается меньше величины дискретности в том случае, когда скорость изменения Фазы вход ного сигнала удовлетворяет неравенству45с 1 У., (е) 272Р) что накладывает ограничения на полосу входного сигнала.Из описания видно, что команды, в соответствии с которыми производится изменение Фазы сигнала на выходе счетчика 2, последовательно одна за другой записываются в запоминающее устройство 6.55После того, как в начальный момент времени триггер 10 установлен в нулевое состояние, а в третий счетчик 7 импульсов записан дополнительный код числа (-К), импульсы генератора 9 начинают поступать на вход третьего счетчика 7 импульсов, в то же время через закрытый элемент И 8 на вход дополнитлеьного блока 3 управления они не проходят, После поступления К-го импульса на выходе счетчика 7 появляется импульс переполнения, который устанавливает триггер 10 в единичное состояние. Таким образом, через время задержки= К/Гкоторое в предлагаемом устройстве должно быть больше периода входного сигнала, импульсы генератора 9 начинают поступать на вход дополнительного блока 3 управления. Далее дополнительный блок 3 управления, второй счетчик 4,импульсов, элемент 5 задержки и запоминающее устройство 6 работают следующим образом.Поскольку триггер 19 находится первоначально в нулевом состоянии, то элемент И 20 закрыт, элемент И 21 открыт. Так как первоначально все разряды второго счетчика 4 импульсов установлены в единичное состояние, то первый же импульс, поступающий на его вход, вызывает переполнение счетчика 4. Импульс переполнения проходит на выход дискретной линии задержки, а также на, вход управления считывания запоминающего устройства 6 (фиг. 2), момент С). В запоминающем устройстве 6 производится считывание из первой ячейки, в которую записана информация. Если считывается логическаы единица (фиг, 2 й), что соответствует записанному логическому нулю, то работа блоков 3-5 далее осуществляется следующим образом. Выходной импульс (фиг. 2) поступает на элемент 5 задержки и появляется на его выходе в момент времени 16 (Фиг. 2)Время задержки эле- мента 5 должно быть больше времени считывания из запоминающего устройства 6, но меньше периода генератора 9., Тогда в момент 1 элемент И 22 зак 6рыт, а элемент И 23 - открыт. Импульс с выхода элемента 5 проходит через элемент И 23 на вход элемента ИДИ 25, где добавляется к импульсной последовательности, постоянно действующей на вход дополнительного блока 3 управ/1172пения. Вследствие добавления одногоимпульса (Фиг. 2) переполнение второго счетчика 4 импульсов произойдетна время 1/Г раньше, (момент .времени , фиг, 24), что соответствуетуменьшению начальной Фазы выходногосигнала на величину Ьс.Если при поступлении выходногоимпульса на вход уп 1 авления считыва-,ния запоминающего устройства 6 на 1 Оего выходе появится логический ноль( на фиг, 2ц ), что соответствуетзаписанной логической единице, то работа блоков 3-6 осуществляется следующим образом. 15Выходной импульс проходит через,элемент 5 задержки и появляется надополнительном входе блока 3 в момент времени т (Фиг. 2 К), когдаэлемент И 22, подключенный к Б-входу 20триггера 19, открыт, а элемент И 23закрыт. Следовательно, в момент времени 1 триггер 19 установится вединичное состояние, после чего элемент И 21 закроется, а элемент И 20 25откроется. Это состояние сохраняетсядо тех пор, пока следующий импульсгенератора 9 с входа элемента И 8не пройдет через элемент И 20 и элемент 24 задержки, время задержки ко- зоторого меньше периода генератора 9,на К-вход триггера 19 и установитего в исходное состояние. Следовательно, в описанном случае производится исключение одного импульсаиз последовательности импульсов, приходящих на вход счетчика 4 (фиг.2 л).Таким образом, переполнение счетчика происходит на один такт позже(момент на фиг. 2, что соответствует увеличению начальной фазы выходного сигнала на величину йПри поступлении каждого сле;,ующе-го импульса переполнения счетчика 4на выход дискретной линии задержкиработа блоков 3-6 осуществляетсяв зависимости от считываемой иэ запоминающего устройства информациианалогично описанной,Иэ описания и временных диаграммвидно, что спустя время задержки фдополнительный блок 3 управления пов 000 8торяет команды по изменению начальной фазына выходе счетчика 2импульсов. Поэтому и начальная фазаОв (1) импульсной последовательностит ЬЬХна выходе второго счетчика 4 изменяется также, как и ЦЧе к ( ) =Чг(Если учесть формулу (1) и условие (2), то можно записатьЧ вь чвх " Ю 4 мнл( ( ) (3)Начальные фазы сигналов в формуле (3) можно выразить через моментыпоявления соответствующих импульсовна входе 1 1 и выходе С вью гР вых= 21вюзи, - 2 "Ч вх (С - ,) = 2 цв, - 2( - Гь)После подстановки в Формулу (3),окончательно получаетсялвыь+т,е. момент появления д-го импульсана выходе цискретной линии отстоитот момента появления -го импульсална входе на времяВ предлагаемом устройстве разрядность запоминающего устройства 6 равна единице, поэтому при ошибочномсчитывании информации из запоминающего устройства происходит изменениевремени задержки на величину3. =+ 2 ГЕсли вероятность возникновенияошибки равна Р, а ошибки противопо-Г Фложных знаков (+21, ) и (-2 Й, ) равновероятны, то среднеквадратическоеотклонение времени задержки за одинпериод равно- Г2 ЕРПри работе дискретной линии задержки в течение времени С вследст,вие накопления ошибок среднеквадратическое отклонение времени задержки,составитИ (с) = Я= 2 Г ДсРЕсли, например, Г= 10 кГц,Й = 1 МГц, .и = 7, о = 3600 с, Р10 , то бл (3600) = 12 10 с, чтоболее чем в 1 О раз меньше, чем среднеквадратическое отклонение временизадержки, получающееся при тех жеисходных данных в известном устройстве, 1172000Составитель А.ТитовТехред А.Бабинец Корректор М.Розман Редактор А.Шандор УЗаказ 4916/51 Тираж 872 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 филиал ППП "Патент", г.ужгород, ул.Проектная, 4 а ишшшш.ш 4ог ---