Устройство для ввода информации

ОНИ ИЗОБ Союз Соевтских СоциалистическиРеспублнк,ТОМСКОМУ Сви ЕТИЛЬСТВУ 61) Дополнительн к ввт. свид-ву 7 (21) 2553981/18(22) Заявлено 131 с присоедимемием з (23) Приоритет -Опубликовано енный комитет изобретенийткрытий Р 3/04 явки Мо осу 0,05,8 О,о дела нллетень Йо 20ия 30.05.80 681. 327 (088,8) та оп лико я оп(54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФ И о Изобретение относится к автома; тике, телемеханике и вычислительной технике и может быть использовано в рассредоточенных системах для ввода информации о состоянии удаленных объектов,Известны устройства для ввода информации содержащие блоки синхронйзации и синфазирования,генератор адресов и управляемый приемник ответных сигналов, выходом соединенный со входом блока оконечного преобразования, осуществляющему вывод инФормации иэ устройства. Такие устройства осуществляют циклическую гене рацию адресов объектов, по которым передается информация о состоянии периферийных устройств объектов (1).Недостаток таких устройств заключается в их низкой пропускной спо собности из-за большого объема избыточной информации, обрабатываемой устройством, так как опрос источника и передача данных о его состоянии ,осуществляется на. каждом цикле ра- .5 боты, независимо от того, изменялось ли состояние объекта нли нет.Наиболее близким техническим решением к предлагаемому является устройство для ввода информации, содержащее 3 р блок "со 1 тряжения с линней связи, сОеднейный линейными входом и выходом,соответственно, с линейными входоми выходом устройства, груйпу элементов И, блок синфазирования, блоксинхронизации, блок управления, блокпамяти, блок оконечного йреобразования, блок дешифрации и первый блоксравнения, причем выход блока синхронизации соединен с первым входомблока сопряжения с линией связи, входом блока синфазирования и контактирующим входом первого блока сравнения, первый вход которого соединен входом дешифратора и выходом блока сопряжения с линией связи, а управл щий вход - с выходом блока сннфазирования, управляющим входом блока д шиФрации и первым входом;блока упра ления, соединенного соответствующим командными выходами с управляющими входами элементов И группы и входами записи и считывания блока. памяти, а вторым и третьим входами и выходом соответственно с выходами блока .дешифрации и первого блока сравнения и входом признака блока оконечного преобразования 21,Недостатком этого устройства яв- ляется низкое быстродействие.737Цель изобретения - повышение быстро,цействия устройства.Поставленная цель достигаетсятем, что в устройство введены блокбуферной памяти и два блока сравне"ния, причем тактирующие входы второгов третьего блОков сравнения соединенй 5с выходом блока синхронизации и через,первый элемент И группы с тактирующим входом блока буферной памяти,первый выход которого соединен, соответственно, через второй, третий и 10четвертый элементы И группы с адресным и информационным ходами блокапамяти и адресным входом блока оконечного преобразования, первые информационные входы второго и третьегоблоков сравнения йодклюЧены к выходублока сопряжения с линией связи, входу блока буферной памяти и черезпятый элемент И группы к адресномувходу бароха оконечного преобразования, управляющие входы второго итретьего блОков сравнения соединеныс выходом блока инфазирования.и черезшестой элемент И группы со вторымвходом блока сопряжения с линиейсвязи, а выходы с четвертым и пятым 25входами блока управления, командный:,выход которого подключен к управляющему входу блока буферной памяти,вторым выходом подключенного ко = "второму информационному входу третьего блока сравнения и через седьмойэлемент И группы - к адресному входублока памяти,.выход которого соединенсо вторыми информационными входамийервого и второго блоков сравненияк, соответственно, через восьмой и девятый элемейты И группы - к информационному входу блока памяти и адресному входу блока оконечного преобразования.На чертеже изображена блок-схемаустройства.Устройство содержит периферийныеустройства 1 контролируемых объектовподключенные через линию 2 связи кустройству 3 для ввода информации, 45включающему группу 4 элементов И,блок 5 сопряжения с линией связи,бЛок 6 синхронизации, блок 7 инфаэирования, блок 8 буферной памяти,первый 9, второй 10 и третий. 11 блоки 5 Осравнения, блок 12 управления, блок13 памяти, блок 14 оконечного преобразования, блок 15 дешифрации и элементы И 16-24 группы 4 элементов И.Блек, 9 формирУют сигнал на своемвыходе и в случае неравенства операндов, направляемых на его информационнЫе входы, а блоки 10 и 11 Формируютсигналы на своих выходах в случае,если разность операндов подаваемых наих первые и вторые информационные , ,60входы имеет пьложительный знак. Блок15 формирует на своем выходе сигналпри поступлении на его вход кода, не, используемого в,качестве адресногои содержащего толькоединичные символыб 5 941Устройство работает следующим образом. В процессе работы системы блоком6 постоянно осуществляется генерацияпоследовательности синхроимпульсов,поетупающих на входы соответствующихблоков устройства, а также черезблок 5 и линию 2 связи на входы всехподключенных к линии периферийныхустройств 1, выполняя синхронизациюих работы. Блоком 7 осуществляетсяпостоянная генерация последовательности синхронизирующих импульсов,также поступающих на входы соответствующих блоков устройства 3, и черезблок 5 сопряжения и линию 2 связина входы периферийных устройств 1.При этом период следования синфазирующих импульсов кратен периоду следования синхроимпульсов, причем интервал между двумя соседними синфазирующими импульсами образует тактработы устройства, а содержащееся водном такте число синхроимпульсовравно значности адресных кодов периферийных устройств 1,Предположим, что в линии 2 связиподключенно ипериферийных устройств1, причем и меньше Б, где И - максимальное количество периферийныхустройств 1, которое вообще можетбыть подключено к системе при условии, что адресные коды всех этих,устройств отличаются друг от друга,и, кроме того; никаких сигналов отконтролируемых объектов на входы периферийных уплотнительных устройств1 не поступает.Пусть в пределах некоторого тактапо линии 2 связи не передается ниодного сигнала (передается нулевой адресный код) . Этот факт регистрируется всеми периферийнымиустройствами 1, после чего вследующем также каждым из этих устройств в линию 2 связи начинает в последовательной форме старшими разрядами .вперед вйводиться его адресный коД.При этом каждым из периферийныхустройств 1 осуществляется посимвольное сравнение формируемого км кодас кодом, реально передаваемым полинки 2 связи, и в случае обнаружейия на любой иэ временных позицийкода импульса в линии 2 связи при отсутствии импульса на выходе устройства формирование кода этим устройством прекращается.Таким образом, к концу тактапередачу адресного кода прекращают все периферийные устройства 1, за -исключением одного, имеющего максимальное числовое выражение адресного кода, причем именно этот код и переДается по линии 2 связи в данном .такте. ,В следующем такте все периферий-ные устройства 1 вновь осуществляютформирование своих адресных кодов, за исключением устройства, код которого был передан в предыдущем такте и которое теперь прекращает формирование сноего адресного кода нплоть до очередной передачи по линии 2 связи 1 нулевогокода. Взаимодействие остальных периферийных устройств 1 в этом такте, осуществляется так же, как и в предыдущем, в резуль.тате чего по линии 2 связи в данном такте передается адресный код устройства, имеющего второе по величине среди подключенных н данный момент к ливии 2 связи периферийных устройств 1 числовое выражение кода, после чего это устройство также прекращает Формирование своего адресного кода вплоть до очередной передачи по линии 2 связи нулевого кода. Процесс продолжается аналогичным образом дб тех пор, пока по линии 2 связи передаются адресные коды всех периферийных устройств 1, подключенных в данный момент н системе. Сформированная таким образом группа адресных кодов образует цикл работы, системы, причем длительность этого цикла, выраженная в тактах, равна и. По окончании цикла все периферийные устройства 1 прекращают формирование своих адресных кодов, в результате чего н очередном такте по линии 2 связи передается нулевой код . и формирование цикла начинается сначала тем же образсм.Предполагается, что в процессе передачи двух соседних циклов никаких изменений в составе подключенных к линии 2 связи периферийных устройств 1 не происходит, т,е, очередной передаваемый по линии 2 связи цикл адресных кодов ничем не отличается от предыдущего, В этом случае к началу очередного цикла в блоке 13, содержащем и ячеек, в каждой из. ячеек, имеющей номер, равный числовому выражению одного из адресных кодов участвующих в данный момент в Формировании циклов, оказывается записанным код, передаваемый в данной структуре цикла вслед за данным кодом. 60 В ячейке с нулевым. номером оказывается записанным код, передаваемый н составе цикла первым. В ячейке с номером, равным наименьшему из передаваемых пс линии связи в данном цикле кодбв, оказывается записанным нулевой код. В ячейках блока 8 к началу очеред. ного такта оказываются записанными коды, соответственно, переданные по линии 2 связи н только что окончившемся такте и в предшествующем ему такте,30 55 Перед началом такта блоком 12 Формируются сигналы на его командных выходах, поступающие иа элемент И 17 и на вход считывания блока 13, в результате чего из ячейки с номером; равным коду передаваемому в предыдущем такте, считывается код, который должен быть передан в данном такте, поступающий в последовательной Форме в течение такта на вторые информационные входы блоков 9 и 10. На второй информационный вход блока 11 в течение такта выводится код, переданный по линии 2 связи тактом-ранее.В течение такта из линии 2 связи через блок 5 поступает адресный код, воторый вводится н первую ячейку блока 8, через первые информацион,ные входы н блок 9 и и блок 15. Одновременно и блоке 8 осуществляется перенос кода, записанного в предыдущем такте в первой ячейке, во вторую ячейку, а кода, записанного во второй ячейке - в третью ячейку. В момент Формирования очередного синфазирующего импульса производится анализ, поступившего в приемное устройство 3, адресного кода, Поскольку цикл, передаваемый в данный момент времени по линии 2 связи, абсолютно идентичен циклу, переданному ранее,: код, принятый из линии 2 связи, оказывается равным коду, выведеийому из блока памяти 13. При этом на выходах блоков 9, 10 и 11 и блока 15 никаких сигналов не Формируется, В этой ситуации на командных выходах блока 12 Формируется сигнал, отпирающий элемент И 17, н результате чего, адресный код, принятый в данном такте из линии 2 связи, поступает.из первой ячейки блока 8 через первый выход на адресный вход блока 13; сигнал, поступающий на вход считывания блока 13, в результате чего с выхода этого блока в очередном такте считывается код, прием которого из линии 2 связи ожидается; сигналы, удерживающие в пре-, делах очередного такта. в закрытом состоянии элементы И 16, 18, 19, 20, 21 и 24 и н открытом состоянии элементы И 22 и 23, .Таким образом работа устройства осуществляется до тех пор, пока сохраняется идентичность цикла адресных кодов по линии 2 связи предыдущему циклу.. При этом никаких сигналов на входблока 14 оконечного преобразованияне поступает.В процессе работы системы могут возникать следующие ситуации, вызы" вающие измерения н составе очеред-ного цикла:отключение от линии 2 связи одного или нескольких периферийных устрЪйств 1;подключение к линии 2 связи од-ного или нескольких периферийных устройств 1, отключенных ранее;отказ периферийного устройства 1, выражающийся в том, что оно продолжает Формировать свой адресный код после .того, как он был передан по линии связи;поступление сигнала на вход одного из периферийных устройств 1 об изменении состояния контролируемого объекта.Возникновение первой ситуаций означает что в некотором такте код, принятый из .линии 2 связи ока.зывается меньше кода, прием которого ожидается. В этом случае в. конце такта блоком 9 вырабатывается сигнал о неравенстве принятого и ожидаемого кодов, поступающий на вход блока 12. Блоками 10 и 11 и блоком 15 йикаких сигналов на их выходах по-прежнему не формируется, При этом блоком 12 на его командных выходах формируются: сигнал, отпирающий элемент И 16, в результате чего, код, принятый в предыдущем. такте, постулает из второй ячейки блока 8 через второй выход на адресный , вход блоха 13; сигнал, отпирающий элемент И 19; сигнал, поступающий на вход считывания блока 13, в ре- зультате чего, код, прием которого ожидается в данном. такте, поступает . на адресный вход блока 14; сигнал, отпирающий элемент И 19, в результате чего, код, принятый в данном такте из линии 2 связи, поступает : иэ первой ячейки блока 8 через эле-. мент И 19 в блок.13; сигнал, поступающий на вход записи .блока 13, в результате чего в ячейку с номером, равным, коду, принятому из линии 2 .связи в предыдущем такте, записывается код, принятый в данном такте.На выходе блока 12 формируетсясигнал, доступающий на признаковый .вход блока 14 и идентифицирующий Факт отключения от линии 2 связи - периферийного устройства 1, адресный код которого введен в блок 14. Этотблок осуществляет индикацию принятыхим сигналов.Таким образом, в результате выполненияопераций адресный код отключившегося от лйнии связи периФерийного устройства 1 вычеркивается из ,списка, заложенного в блоке памяти 13. Далее на командных выходах блока.12 Формируются сигналы, аналогичные ,случаюкогда изменений в цикле не обнаружено, и работа устройства продолжается опйсанным вьаае образом,Возникновение второй ситуацииозначает, что в некотором такте, код, принятый из линии 2 связи, оказывается больше кода, прием которого ожидаешься, но меньше кода, призятого в предыдущем такте, В этом случае в конце такта блоком 9 вырабатывается сигнал о неравенстве принятого и ожидаемого кодов, а блоком 10 Формируется сигнал о превышении принятым кодом величиныожидаемого кода. Блоки 11 и 15 никаких сигналов на своих выходахпо-прежнему не Формируют, В результате блоком 12 на его командных выходах формируются следующие сигналы: путем последовательного отпирания элементов И Лб и 18 и подачисигнала на вход считывания блока 13осуществляется подача на его адресный вход кода, прием которогоожидается в данном такте; путемотпирания элемента И 17 и подачисигнала на вход записи блока 13осуществляется запись этого кодав ячейку с номером, равным коду,25 принятому в данном такте; путемотпирания элементов И 16 и 19 и подачи сигнала на вход записи блока13 осуществляется запись кода, принятого в данном такте, и, наконец,ЗО путем отпирания элемента И 20, осуществляется передача кода, принятого в данном такте, на адресный входблока 14Одновременно на выходе блока 1235 формируетсясигнал, поступающийна признаковый вход блока 14 и идентифицирующий факт подключения к линии 2 связи периферийного устройства 1, адресный код которого был40 введен в блок 14.Таким образом, в результате выполнения перечисленных операцийосуществляется исключение вновь подключившегося к линии 2 связи периферийного устройства 1 в список,содержащийся в блоке 13.Возникновение третьей ситуацииозначает, что в некотором такте,код, принятый из линии 2 связи, оказыва .тся больше кода, прием которого ожидается в данном такте, икода, принятого в предыдущем такте.В этом случае в конце такта блоком 9вырабатывается сигнал о неравенствепринятого и ожидаемого кодов, аблоками 10 и 11 Формируются сигналы о превышении величины принятогокода над кодами, прием которогоожидается и принятого в предыдущемтакт,60Блоком 12 при этом иа его коман 1- ных выходах Формируется сигнал, посту;пающий на управляющий вход блока 8 ивызывающий в нем восстановление содержимого первой и второй ячеек, пред- о50 Формула изобретения 15 20 входом блока управления, соединен, ного соответствующими командными З 5 выходами а управляющими входами элементов И группы и входами записи исчитывания блока памяти, а вторыми третьим входами и выходом - соответственно с выходами блока дешифрациии первого блока сравнения и входомпризнака блока оконечного,преоб рзования, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия., в устройство введены блокЬуферной памяти и два блока сравнения, причем тактирующие входы второго и третьего блоков сравнениясоединены с выходом блока синхронизации и через первый элемент Игруппы с тактирующим входом блокабуферной памяти, первый выход которого соединен соответственно, черезвторой, третий и четвертый элементыИ группы с адресным и информационным входами блока памятн и адреснымвходом блока оконечного преобразования, первые информационные входывторого и третьего блоков сравненияподключены к выходу блока сопряжения с линией связи, входу блока бу 60 65 шествующего началу данного такта,.после чего осуществляется формирование сигнала в той же последовательности, что и в случае полного совпадения принятых кодов. На выходеблока 12 формируется также сигнал,поступающий на признаковый входблока 14 и идентифицирующий возникновение отказной ситуации в системе.Если в очередном такте ситуацияповторяется, периферийное устройство1, дважды подряд передавшее свойадресный код, полностью самоотключается, и работа системы продолжается описанным выше образом, а Фактотключения этого устройства регистрируется способом, рассмотренным приописании работы системы в первойситуации,В четвертой ситуации, при поступлении на вход какого-либо периферийного устройства 1 сигнала об изменении состояния контролируемого,объекта, этим устройством Формируется сообщение стандартного формата,содержащее код-идентификатор началасообщения, состоящий из одних единичных символов, адресный код этогоустройства, код, несущий информацию об изменении состояния контролируемого объекта.При этом код-индентификатор начала сообщения передается по линии 2связи в устройство З,где вписывается в первую ячейку блока 8 и вызывает к концу такта появление на выходе блока 15 сигнала, по которомублок 12 формирует сигнал, запирающий до конца передачи сообщения элемент И 23 и прекращающий поступление в линию 2 связи через блок 5 синфазирующих импульсов, что исключаетформирование адресных кодов всемипериферийными устройствами 1 вовремя передачи сообщения и, следовательно, искажение этого сообщенияадресными кодами других периферийных устройств 1; сигнал, запирающийэлемент И 22, прекращающий поступление на вход блока 8 синхроимпульсов;сигнал вызывающий восстановление вблоке 8 содержимого первой и второйячеек, предшествующего началу передачи сообщения; сигнал, отпирающийэлемент 24, в результате чего принятое сообщение поступает на блок 14На выходе блока 14 формируетсятакже сигнал, поступающий на признаковый вход блока 14 и индентифицирующий факт приема сообщения от периферийного устройства 1, адресный кодкоторого содержится в составе принятого сообщения.По окончании приема сообщения,фиксируемого блоком 12 по числупоступающих на его управляющий входсинфазирующих импульсов, на командных выходах этого блока восстанавливаются сигналы, обеспечивающие даль-,нейшую работу системы в режимесовпадения циклов. Таким образом, устройство позволяет организовать длительность цикла опроса периферийных устройств 1 пропорциональную числу этих устройств, Фактически подключенных к линии свя эи, что обеспечивает повышение его быстродействия. Устройство для ввода информации, содержаще . блок сопряжения с линией связи, соединенный линейными входом и выходом, соответственно, с линейными входом и выходом устройства, группу элементов И, блок синфаэирования, блэк синхронизации, блок управления, блок памяти, блок оконечного преобразования, блок дешифрации и первый блок сравнения, причем выход блока синхрбнизйции соединен спервым входом блока сопряженияс линией связи, входом блока синфазирования и тактирующим входом первогоблока сравнения, первый вход которого соединен со входом дешифратораи выходом блока сопряжения с линиейсвязи, а управляющий вход - с выходом блока синфаэирования, управляющим входом блока дешифрации и первым Ферной памяти и через пятый элементИ группы к адресному входу блокаоконечного преобразования, управляющие входы. второго и третьегоблоков сравнения соединены с выходомблока инфазирования и через шестойМвйФф фсъ 1 с -ФУу,ф фффф гг ъф. вг;,1 ,итеД 1 411 73794элемент И группы со вторым входом блока спряжения с линией связи, а ,ввходи.с четвертым и пятым входами блока управления, командный выход которого подключен к управляющему входу блока буферной памяти, вторым 5 выходом подключенного ко второму информационному входу третьего блока сравнения и через седьмой элемент И группы к адресному входу блока памяти, выход которого соединен со вто. рыми информационными входами. первого и второго блоков сравнения и, сЬот 12ветственно, через восьмой и девятыйэлементы И группы - к информационному входу блока памяти и адресномувходу блока оконечного преобразования.Источники информации,принятые во внимание при экспертизе1. Вилик Р.В. и др. Бесконтактныеэлементы и системы телемеханики. М.,Наука 1964.2. Авторское свидетельство СССР9484546, кл. 0 08 С 19/28, 1974л Составитель В.Ве . Техред О.легеза орректор В, Бутяга Редактор Е.ДЙакаэ 2566/8 енко тйраж 751 ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 3035, Москва, Ж, Раушская наб д, 4/5