Преобразователь коротких интервалов времени в цифровой код

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУРеспублик 1) Дополнительное к авт. свид-ву 2) Заявлено 14,02.75 (21) 2107400 1) М, Кл,"- С 04 Г 1 О/00 присоединением заявкиГосударственный комитет Совета Министров СССР(23) ПриоритетОпубликовано 30.08,7 53) УДК 681 11(088 8 оллетень32 елам изобретенийн открытий опубликования описавя 09 2) Автор изобретени 71) Заявитель(54) ПРЕОБРАЗОВАТЕЛЬ КОРОТКИХ ИНТЕРВАЛ ВРЕМЕНИ В ЦИФРОВОЙ КОД Изобретение относится к устройствам преобразования информации в цифровой код и может быть использовано в цифровой и электроизмерительной и вычислительной технике.Известен ряд преобразователей коротких интервалов в код, в которых временной интервал предварительно преобразуется, растягивается, а затем заполняется счетными импульсами 11.В частности, известен преобразователь коротких интервалов в цифровой код, содержащий управляющий триггер, первый вход которого соединен с шиной Сброс, а выход - с управляющим входом вентиля, генератор импульсов, сдвигающий регистр, схему растяжки интервалов времени, дешифратор, первый управляющий вход которого соединен с выходом вентиля, а выходы подключены ко входам счетчиков импульсов первого, второгои третьего разрядов 2.Недостатком такого преобразователя является сравнительно низкая точность за счет возможной потери импульсов счета при одновременном приходе их с передним фронтом измеряемого интервала времени.Целью изобретения является повышение точности преобразования.Для этого в преобразователь коротких интервалов, времени в цифровой код введены блок управления, формирователь, два ключа и две схемы ИЛ 1 Л, причем выход счетчика второго разряда соединен со входом счетчика первого разряда, выход блока управления подключен ко входу схемы растяжки интервалов времени, выход которой подключен к первым входам схем ИЛИ и к первому входу блока управления, второй вход первой схемы ИЛ 1 Л соединен с шиной Сброс и с запрещающим входом первого ключа, входами 10 Сброс блока управления, схемы растяжки,счетчиков и сдвигающего регистра, разрешающий вход первого, ключа соединен со вторым входом блока управления и с первым выходом формирователя, третий вход блока управ ления подключен ко второму выходу формирователя, ко второму входу управляющего триггера, к третьему входу первой схемы ИЛИ и к первому входу второй схемы ИЛИ, выход которой соединен со входом сдвигаю щего регистра, выход генератора импульсовподключен к информационным входам ключей и к четвертому входу блока управления, ,каждый и-ый выход сдвнгающего регистра подключен к (и+1)-оху управляющему вхо ду дешифратора, выход перьвого ключа соединен с разрешающим входом второго ключа, запрещающий вход которого соединен с выходом первой схемы ИЛИ, а выход второго ключа подключен ко входам дешифратора и 30 к пятому входу блока управления,55 На фиг. 1 прцведсца схема предлагаемого устройства; на фиг. 2, 3, 4 - временные диаграммы работы устройства.Преобразователь коротких интервалов времени в цифровой код содержит управляющий триггер 1, первый вход которого соединен с шиной Сброс, а выход - с управляющим входом вентиля 2, генератор импульсов 3 опорной частоты с независимым возбуждением, сдвигающий регистр 4, схему растяжки интервалов времени 5, дешифратор 6, первый управляющий вход которого соединен с выходом вентиля 2, а выходы подключены ко входам счетчиков импульсов 7, 8, 9, из которых последний имеет обратный порядок счета, блок управления 10, формирователь 11, ключи 12, 13 и схемы ИЛИ 14, 15. Выход счетчика второго разряда 8 соединен со входом счетчика первого разряда 7. Выход блока управления 10 подключен ко входу схемы растяжки интервалов времени 5, выход которой подключен к первым входам схем ИЛИ 14, 15 и к первому входу блока управления 10. Второй вход первой схемы ИЛИ 15 соединен с шиной Сброс, с запрещающим входом первого ключа 13, с входами Сброс блока управления схемы растяжки, счетчиков и сдвигающего регистра, разрешающий вход которого соединен со вторым входом блока управления 10" и с первым выходом формирователя 11, третий вход блока управления 10" подключен ко второму выходу формирователя 11, ко второму входу управляющего триггера 1, и третьему входу первой схемы ИЛИ 15 и к первому входу второй схемы ИЛИ 14, выход которой соединен со входом сдвигающего регистра 4; выход генератора импульсов 3 подключен к информационным входам ключеи 12, 13 и к четвертому входу блока управления 10; каждый и-ый выход сдвигающего регистра 4 подключен к (и+1) -ому управляющему входу дешифратора 6. Выход первого ключа 13 соединен с разрешающим входом второго ключа 12, запрещающий вход которого соединен с выходом первой схемы ИЛИ 15. Выход второго ключа 12 подключен ко входам дешифратора 6 и к пятому входу блока управления 10.Предлагаемое устройство работает следующим образом.Перед преобразованием импульс Сброс устанавливает устройство в исходное состояние. При этом управляющий триггер 1 -в единичном состоянии, следовательно, вентиль 2 открыт, ключи 12, 13 заперты, сдвигающий регистр 4 и счетчики ц пульсов 7, 8, 9 - в нулевом состоянии.В общем случае между передним и задним фронтами исходного интервала времени Тс находится не менее двух импульсов опорной частоты (см. фиг. 2). Итак, интервал Т, поступает через открытый вентиль 2 на формирователь 11 и на первый управляющий вход дешифратора 6. При этом передний фронт 10 15 20 25 30 3 40 45 50 исходного ццгсрвала времени разрешает поступление цмпульсов с ключа 12 на счетчик импульсов 7 старшего разряда. Формирователь 11 формирует короткие импульсы, соответствующие началу и концу исходного интервала времени. Старт-импульс исходного интервала времени с первого выхода формирователя 11 открывает ключ 13, разрешая поступление импульсов опорной частоты с генератора 3 на разрешающий вход ключа 12. Одновременно старт-импульс исходного интервала времени через блок управления 10 - 10" подключает на вход интегратора схемы растяжки иптервалов времени 5 напряжение, например +Уо. Начинается процесс интегрированя этого напряжения. Первый приходяццц импульс опорной частоты после старт-импульса через открытый ключ 13 разрешает поступление импульсов с генератора 3 через ключ 12 па входы дешифратора 6, При этом опорныс импульсы, начиная со второго, проходят через открытый первый вентиль дешифратора 6 ца вход счетчика импульсов 7 первого разряда. Второй импульс опорной частоты после старт-импульса через ключ 12 поступает также на блок управления 10 - 10, который прекращает поступление напряжения +/о ца вход интегратора схемы растяжки интервалов времени 5,Задний фронт исходного интервала време ни с выхода вентиля 2 поступает на первый управляющий вход дешифратора 6 и запрещает поступление импульсов с генератора 3 через ключ 12 на счетчик импульсов 7 старшего разряда. Стоп-импульс исходного интервала времени со второго выхода формирователя 11 через схему ИЛИ 14 поступает на вход сдвигавшего регистра 4, вводя в ячейку 4 единицу. При этом с первого выхода сдвигающего регистра 4 на второй управляющий вход дешифратора 6 поступает разрешение и импульсы опорной частоты могут проходить на счетчик импульсов 8 второго разряда, Одновременно стоп-импульс исходного интервала времени через блок управления 10 - 10" подключает напряжение С 1 О на вход ингегратора схемы растяжки интервалов времени 5 и через схему ИЛИ 15 закрывает ключ 12. Первый импульс опорной частоты, приходящий после стоп-импульса исходного интервала, через блок управления 10 - 10 годключает на вход интегратора схемы расУтяжки 5 напряжение -- . Этот же опорный10 римпульс через открытый ключ 13 открывает ключ 12, разрешая поступление опорных импульсов через дешифратор 6 на счетчик импульсов 8 второго разряда. По окончании процесса интегрирования напряженияУо10 схема растяжки 5 выдает короткий импульс, соответствующий концу первого растягиваемого интервала времени. Короткий импульс с выхода схемы растяжки 5 через схему ИЛИ 14 поступает на вход сдвигающего реТ.= Т - М,гистра 4 и вводит единицу в ячейку 4", Прц этом снимается разрешение со второго управляющего входа и подается на третий управляющий вход дешифратора 6, тем самым разрешается поступление импульсов опорной частоты на счетчик 9. Импульс со схемы растяжки 5 через схему ИЛИ 15 закрывает люч 12 и через блок управления 1 - 10 подключает ня вход интегратора схемы растяжки 5 Р 1 апрякение +со. Импульс опорной частоты, с;1 едуюший непосредственно за импульсом со схемы растяжки 5, через ключ 13 открывает ключ 12 и через блок управления 10 - 10 подключает на вход иитегр атор а схемы растяжки 5 НапрякеиР 1 е -- , Через10 открытый ключ 12 и дешифратор 6 огорные импульсы поступают на счетч 1 РК импульсов 9. По окончании процесса интегрирования наопряжсиия -- схема растяжки о выдает короткий импульс, соответствуюший концу вто- РОГО растяГиВясмОГО Ргнтервяля. Тяк кяк процесс преобразования уже закончился, то импульс со схемы растяжки 5 используется только для вывода информации из регистра 4 и соответственно снятия разрешений с дсшифратора 6. Поступление импульсов опорной частоты на счетчик импульсов 9 прекращается. Импульс Сброс возвращает устройство в исходное состояние, в том числе блок управления 10 и схему растякки 5, в случае, если там нс окончился процесс интегрирования от поедыдущего цикла преобразования,Таким образом, в общем случае интегратор схемы растяжки 5 в течение времени Т, от старт-импульса исходного интервала времени до второго импульса с генератора 3 интегрирует напрякение + Е/оТ,=1.+Тц,где Т - период следования импульсов опорной частоты;.Чц - положительная погрешность квантования,В тесспис Времени 2 От стоп-импульса исходного интервала времени до первого приходящего импульса опорной частоты интегратор схемы растяжки 5 интегрирует напряжение - /о где .К; - отрицательная 11 огрешцость квантования, Очевидно, что напряжение на выходе интегратора схемы растяжки 5 в момент прихода первого импульса опорной частоты после стоп импульса пропорционально разности Т, - Т 2 и поэтому остаток Л 1 от оценки исходного интервала времени в разряде составляетЛ 1 = Т Т 2 - Л 1 ,+Л 1 ц Результат оценки в первом разряде фиксируется на счетчике импульсов 7. Остаток А 1, равный сумме погрешностей квантования, растягивается в 10 раз и одновременно оцс 5 10 15 20 25 30 35 40 45 50 оо 60 65 нивастся во втором разряде. Результат оценки 0 ц 1 с 1 руется ня сцетчикс импульсОВ 8, Интервал Л в общем случае может быть больше, чем Т.поэтому прц оценке интервала 10 М во втором разряде импульс псреполнсния заносится в счетчик 7 старшего разряда. В третьем разряде оценивается дополнение Л 12, растянутое в 10 раз, поэтому счетчик импульсов 9 имеет обратный порядок счета. При использованн боль. пего колцчсства разрядов счетчики;1 мпульсоз в нечетных разрядах, начиная с третьего, имеют обратный порядок счета, исходное состояние 9, а счстчшои импульсов в старшем и в четных разрядах имеют прямой порядок счета. Е.ели последних Пязря,о чв 1 ястся цечсгьй то сГО и;ходцос состоЯиис 0. В слУчас, с:л Т,.(Тц И МЕЖДУ СтаРт- И СГОП-ИоП ЛЬСЯМЦ ИСХОДИОГО и порвала цсг импульса опорной частоть (с. фиг. 3), устройство работает следующим образом.Импульс Сброс устанавгпНаст устройство в исходное состояние, Интервал Т,. Поступает черсз открытый вентиль 2 на формирователь 11 и на первый управля 1 ОИРИ вход дсшифратора Г. Передний фронт исходного интсрВяля В 1 эе:5 ени 1 язрсп,",ст поступление импульсов с к,поча2 на счетчик импульсов 7 первого разряда. Старт-импульс исходного интервала времени с первого выхода форми- ров Ятел Я 1 1 Открь 1 В Яст кл 1 оч 13, 1 Язрсш 3 Я поступление опорных импульсов ца разрсшаю 1 ций вход ключа 12, а через блок управления 10 - 10" подключает на вход интегратора схемы растяжки 5 напряжение +Уо.Задний фронт илодиого иитервала времени снихяст разрешение с первого управляющего входа дешифрятора 6. Стоп-импульс со второго гьгхода формирователя 11 через схему ИЛИ 14 поступаст ца вход сдвцгаюи:его регистра 4, вводя в ячей д 4 единицу. При этом с первого гыхода с;Вигающего регистра 4 на второй управляопций вход дсшифратора 6 поступаст разрешение иа прохождение импульсов в счет пгк 8 второго разряда. Одновременно стоп-импульс через схему ИЛИ 15 Подверждае закр 1.Тое состояние ключа 12, посколькм е 5 це цс пп 1 ппсл импульс опорнои частоты. Стоп-импульс также через блок управления 10 - 10" прекрашает поступление напряжения в ;сто па вход интегратора схемы растяжки 5. срвый приходящий импульс опорной ча;тоты чсрсз открытый ключ 13 открывает ключ 12 и через блок управления 10 - 10 подклю;аст на вход интегратора схемы растяжки 5 цапряжеиисс 1-- . Очевидно, что в этом случае растяпвао10ется исходный интервал Т, с одновременно Оценкой интервала 10 Т,. во втором разряде Далее процесс преобразования происходи таккс, как В О;1 исянном вьппс Обп 1 ем слуясВ случае, если между старт- и стоп-импуль сами исходного интервала находится оди импульс опорной частоты (см, фцг, 4), устройство работает так же, как и и нрсдыдунем случае. Однако здесь стоп-импульс исходного интервала времени через схему ИЛИ 15 закрывает ключ 12, прсдваритслы 1 О ОтСрытый первым приходящим после старт-импульса импульсом опорной частоты. Таким образом, обсспсчивается исключение импульса, совпадающего по времени с началом расширяемого интервала, оцениваемого во втором разряде, и на вход счетчика импульсов 8 второго раз ряда поступаОт импульсы опорной частоты, начиная с третьего после старт-импульса. Поскольку во втором разряде оцени 1 вается интервал 1 ОТ то здесь также возможно переполнение счетчика 8 второго разряда, поэтому 15 импульс переполнения,заносится в счетчик 7 первого разряда.Формула изобретенияПреобразователь коротких интервалов вре мени в цифровой код, содержащий управляющий триггер, первый вход которого соединен с шиной Сброс, а выход - с управляющим входом вентиля, генератор импульсов, сдвигающий регистр, схему растяжки интервалов 25 времени, дешифратор, первый управляющий вход которого соединен с выходом, вентиля, а выходы подключены ко входам счетчиков импульсов первого, второго и третьего разрядов, отличающийся тем, что, с целью 30 повышения точности преобразования, в нето введены блок управления, формирователь, два ключа и дне схемы ИЛИ, причем выход счетчика второго разряда соединен со входом счетчика первого разряда, выход блока управ л с 11151 11 одкг 1 оч с 1 ко Входу схема ы р а ст 51 жни ин с 11 валОВ Врсмс 1 и, Выход которой подкл 10- ОВ к первым Входам схем ИЛИ и и перВОму входу блока управления, второй вход первой схемы ИЛИ соединен с шиной Сброс, с за 5 прещающим входом первого клОча, с входами Сорос блока управления, схемы растяжки, счетчиков и сдвигавшего регистра, разрешающий вход первого ключа соединен со Вторым входом блока управления и с первым выходох формирователя, третий вход блока управления подк;почен ко второму, выходу формирователя, ко второму входу управляющего триггера, к третьему входу первой схемы ИЛИ и к первому входу второй схемы ИЛИ, выход которой соединен со входом сдвигаОщего регистра, выход генератора импульсов подключен к информационным входам ключей и к четвертому входу блока управления, каждый а-й выход сдвнгающего рсгистра подключен к (и+1) -ому управляющему входу дешифратора, выход первого ключа соединен с разрешающим входом второго ключа, запрещающий вход которого сосдинен с Выходом первой схемы ИЛИ, а выход второго ключа подключен ко входам дешифратора и к пятому входу блока управления,Источники информации, принятые во внимание при экспертизе:1. Гитис Э, И. Преобразователи информации для электронных цифровых вычислительных устройств, Энергия, 1970, стр. 230.2. Авт. св. СССР хо 257883, С 5 04 г 1000, 27.07.74 (прототип) ./7 аа фи баа иг,Ф Составитель В. Митряеведактор Е. Шепелева Техред М. Семенов Корректор Л. Брахнин каз 2353/10ЦНИИПИ Подписно 1130 нпогафия, пр. Сапунова, 2 Изд.1622 ударствснного по делам изоб 5, Москва, )КТираж 575омнтета Совета Министрретений и открытий5, Раушская наб., д, 4/5