Ретранслятор сообщений

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 4227 А 1/10 51) ИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКО ДЕТЕЛ ЬСТВУ н(54) РЕТРАНСЛЯ (57) Сущность и сообщений соде т ции, формироваи сумматор 3, К содержит соглас 5, детектор 6 инф сигналов приори ф-лы, 1 табл., 3 и ТОР СООБЩЕ И зобретения: ретр ржит К блоков 1 тель 2 сигналов пр аждый блок 1 тр ующий блок 4, ком ормации, блок 7 с тета и блок 8 памя л,тво ССС О, 1976,Од ЬЭУЕ ОСУДАРСТВЕННЫЙ КОМИТЕТ0 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР(56) Авторское свидетельсМ 690650, кл. Н 04 М 11/1 нслятор трансля оритета нсляции мутатор авнения и. 3 з.пИзобретение относится к радиотехникеи связи и может быть использовано для приема и трансляции телефонных сообщений всистеме диспетчерской связи без избирательного вызова абонентов при большой 5интенсивности коротких сообщений.Цель изобретения - повышение пропускной способности.Эа фиг. 1 представлена структурнаяэлектрическая схема ретранслятора сообщений; на фиг. 2 - то же, блок сравнениясигналов приоритета; на фиг. 3 - то же, блокпамяти,Ретранслятор сообщений содержит Кблоков 1 трансляции сообщений, формирователь 2 сигналов приоритета и сумматор3. Каждый из К блоков 1 трансляции сообщений содержит согласующий блок 4, коммутатор 5. детектор 6 информации, блок 7сравнения сигналов приоритета и блок 8 20памяти. Блок 7 сравнения сигналов приоритета содержит Мэлементов И-ЭЕ 9, М элементов И 10, первый и второй элементыИЛИ 11 и 12, первый и второй дополнительные элементы И 13 и 14. элемент (М)-2 ИИЛИ-ЭЕ 15 и блок 16 задержки заднегофронта сигнала, Блок 8 памяти содержитаналого-цифровой преобразователь 17,блок 18 оперативной памяти, цифроаналоговый преобразователь 19, формирователь ЗС20 импульсов, триггер 21, первый, второй итре 1 ий элементы И 22, 23 и 24, первый ивторой элементы ИЛИ 25 и 26, счетчик 27импульсов записи, счетчик 28 импульсовсчитывания, мультиплексор 29. блок 30 вычитанля и дешифратор 31,Ретранслятор сообщений работает следующим образом,В формирователе 2 каждому источникусообщений присваивается уровень (сигнал) 40приоритета, Количество уровней приоритета не превышает количество источников информации, Коды приоритетов поступают навходы блоков 7 сравнения сигналов приоритета блоков 1, 45Прохождение сообщений в блоках 1аналогично и определяется выходными сигналами блоков 7. Возможны следующие варианты.А, Блок 7 не формирует сигналов "Управление", "Разрешение записи" и Разрешение считывания", При этом сообщение ссоответствующего входа устройства черезсогласующий блок 4, коммутатор 5 и сумматор 3 поступает на выход устройства. 55Б. Блок 7 формирует сигналы "Управление" и "Разрешение записи", При этом сообщение с соответствующего входа устройства через согласующий блок 4 и коммутатор 5 поступает в блок 8. Блок 8 на выходе наличия записанной информации формирует сигнал логического уровня "Информациязаписана",В, Блок 7 формирует сигналы "Управление" и "Разрешение считывания", При этомранее записанное сообщение из блока 8через коммутатор 5 и сумматор 3 поступаетна выходустройства, По окончании считывания сообщения блок 8 прекращает формирование сигнала "Информация записана",Г, Блок 7 формирует сигналы "Управление, "Разрешение записи" и "Разрешениесчитывания". При этом сообщение с входаустройства через согласующий блок 4 и коммутатор 5 записывается в блок 8. Одновременно ранее записанное сообщение изблока 8 через коммутатор 5 и сумматор 3поступает на выход устройства,При прохождении сообщения в соответствии с вариантами А, Б, Г инфоомационныйсигнал с выхода согласующего блока 4 поступает на вход детектора 6, который формирует логический сигнал "Наличиеинформации".Формирование сигналов блоков 7 осуществляется следующим образом.Блок 7 по сигналам "Наличие информации и "Информация записана" формируеткод на единицу меньшего уровня, чем уровень приоритета, присвоенный соответствуощему источнику формирователем 2,Осуществляется обмен кодом между четвертыми входами блоков 7 всех блоков 1,Если уровень приоритета, поступающий от формирователя 2, больше уровняприоритета на четвертом входе блока 7, тосоответствующий блок 7; по сигналу "Наличие информации" не формирует выходныхлогических сигналов (прохождение сообщения осуществляется по варианту А); по сигналу "Информация записана" формируетсигналы "Управление" и "Разрешение считывания" (прохождение сообщения осуществляется по варианту В); по сигналам"Разрешение записи" и "Разрешение считывания" (прохождение сообщения осуществляется по вариан гу Г),Если уровень приоритета, поступающий от формирователя 2, не превышает уровень приоритета на четвертом входе, тосоответствующий блок 7 сравнения по сигналу "Наличие информации" (и независимоот сигнала "Информация записана") формирует сигналы "Управление" и "Разрешениезаписи" (прохокдение сообщения осуществляется по варианту Б).Рассмотрим работу блока 7 сравнениясигналов приоритета при пяти уровнях приоритета (М=5). Кодирование уровней приоритета на третьих входах и код, формируемый блоком 7 по сигналам "Наличие информации" и "Информация записана" на четвертом входе, представлены в таблице,При поступлении сигналов "Наличие информации" или "Информация записана" с уровнем логической "1" уровень логической "1" через первый элемент ИЛИ 11 поступает на первые входы элементов 2 И-НЕ 9 с открытым коллекторным выходом. Пусть на входе установлен третий уровень приоритета. По разряду 3 гретьего входа блока 7 на прямой вход третьего элемента 2 И, элемента (М)-2 И-ИЛИ-НЕ 15 и на второй вход элемента 2 И-НЕ 9 поступает логическая "1". На открытом коллекторном выходе элемента 2 И-НЕ 9 и на втором разряде четвертого входа блока 7 формируется логический "0", что соответствует передаче кода второго уровня приоритета (см,таблицу). Код приоритета поступает к другим блокам 1.Если код, формируемый на четвертом входе блока 7 другими блоками 1, не превышает второй уровень, то по разрядам 3 и 4 на входы третьего элемента И 10 поступают логические "1", С выхода третьего элемента И 10 логическая "1" поступает на инверсный вход третьего элемента 2 И логического элемента (М)-2 И-ИЛИ-НЕ 15, на выходе которого также установится логическая "1". При поступлении сигнала "Информация записана" на выходах второго элемента ИЛИ 12 и первого элемента И 13 будут формироваться сигналы "Управление" и "Разрешение считывания" с уровнем логической."1", Если одновременно с сигналом "Информация записана" поступает сигнал "Наличие информации", то дополнительно на выходе второго дополнительного элемента И 14 будет формироваться сигнал "Разрешение записи" также с уровнем логической "1",При наличии на четвертом входе блока 7 кода приоритета выше второго уровня, по разряду 3 или 4 поступает логический "0", который через третий элемент И 10 подается на инверсный вход третьего элемента 2 И логического элемента (М)-2 И-ИЛИ-НЕ 15, На его выходе формируется логический "0", который поступает на вход первого дополнительного элемента И 13 и инверсный вход второго элемента ИЛИ 12. При этом запрещается формирование сигнала "Разрешение считывания" с уровнем логической "1" на выходе первого дополнительного элемента И 13 и формируется сигнал "Управление" с уровнем логической "1" на выходе второго элемента ИЛИ 12. Логическая "1" с выхода второго элемента ИЛИ 12 разреша 10 15 20 ет по сигналу "Наличие информации" формирование на выходе второго дополнительного элемента И 14 сигнала "Разрешениезаписи" с уровнем логической "1",Рассмотрим работу блока 8 памяти(фиг.З), Во время записи сообщение поступает на вход аналого-цифрового преобразователя 17, преобразуется в двоична-кодированные отсчеты напряжения и записывается в блок 18, где производится последовательная запись и считывание отсчетовнапряжения сигнала, Режимы записи и считывания отсчетов чередуются,Осуществляется это следующим образом.Формирователь 20 генерирует тактовую последовательность импульсов, Тактовая последовательность делится триггером 21 на два и поступает на вход управления режимов работы блока 18, вход управления мультиплексором 29, прямой вход первого 55 соответствующему адресу, Код отсчета поступает на цифроаналоговый преобразователь 19, преобразуется в напряжение сигнала и подается на выход блока памяти, По заднему фронту импульса состояние счетчика 28 увеличивается на единицу, и 25 ЗО 35 40 45 50 элемента И 22 и инверсный вход третьего элемента И 24,При уровне логической "1" на выходе триггера 21 блок 18 переключается в режим записи, мультиплексор 29 передает код адреса записи с выходов счетчика 27 на адресные входы блока 18. При наличии на входе записи блока 8 логической "1" очередной импульс с выхода формирователя 20 через первый элемент И 22 и второй элемент ИЛИ 26 поступает на вход выбора блока 18 и осуществляет запись кода отсчета напряжения сигнала в ячейку по соответствующему адресу. По заднему фронту импульса состояние счетчика 27 увеличивается на единицу и триггер 21 переключается в состояние логического "0". На выходах счетчика 27 устанавливается код следующего адреса записи, При наличии на входе записи блока 8 логического "0" осуществляется только "переключение" триггера 21 в состояниелогического "О",При уровне логического "0" на выходе триггера.21 блок 18 переключается в режим считывания, а мультиплексор 29 передает код адреса считывания с выходов счетчика 28 на адресные входы блока 18, При наличии на входе считывания блока 8 логической "1" очередной импульс с выхода формирователя 20 через третий элемент И 24 и второй элемент ИЛИ 26 поступает на вход выбора блока 18 и осуществляет считывание кода отсчета напряжения сигнала из ячейки потриггер 21 переключается в состояние логи- низшего приоритета, прохождение котороческои "1". На выходах счетчика 28 устанав- го осуществляется по варианту Б, уровень ливается код .следующего адреса считы- приоритета на шине не должен изменяться вания, При наличии на входе считывания в такт с сигналом "Наличие информации", блока 8 логического "0" осуществляется 5 Это обеспечивается при прохождении сигтолько переключение триггера 21 в состоя- нала "Наличие информации" через блок 16. ние логической "ской "1". На выходе блока 16 формируется непрерывБлоком 30 определяется разность меж- ный логический сигнал на время трансляции ду кодом адреса записи и кодом адреса счи- всего сообщения.тывания, Разность кодов подается на 10 Ф о р м у л а и з о б р е т е н и я дешифратор 31. Если разность кодов боль, Ретранслятор сообщений, содержаше нуля, дешифратор 31 формирует на вы- щий К блоков трансляции сообщений, кажходе наличия записанной информации дый из которых содержит согласующий блока памяти сигнал "Информация записа- блок, входкоторогоявляетсявходомблокатрансна". 15 ляции сообщений, и блок памяти, о т л и ч аКоэффициент пересчета счетчиков 27 и ю щ и й с я тем, что, с целью повышения 28 равен количеству ячеек в блоке 18. При пропускной способности, введены формидлительном сообщении объем памяти блока рователь сигналов приоритета и сумматор, 18 может оказаться недостаточным для за- к входам которого подключены выходы всех писи всего сообщения. В этом случае будут 20 Кблоковтрансляциисообщений, первыеупзаполнены все его ячейки, причем на место равляющие входы которых подключены к начальной части сообщения будет записано соответствующим выходам формирователя окончание сообщения. Так как считывание сигналов приоритета, вторые управляющие информации из блока 8 может быть осуще- входы всех блоков трансляции сообщений ствлено только при наличии сигнала "Ин объединены, а в каждый блок трансляции соформация записана", т,е, при разности общений введен детектор, детектор инфоркодов счетчиков 27 и 28 больше нуля, то из мационных сигналов, блок сравнения блока 18 может быть считано не более Мсигналов приоритета и коммутатор, первый отсчетов, Для поддержания во время записи вход которого подключен к выходу согласу- разности кодов на выходах счетчиков 27 и 30 ющего блока и входу детектора информаци, равной М, дешифратор 31 при разно- онных сигналов, выход которого подключен сти Кформирует на втором выходе логи- к первому входу блока сравнения сигналов ческуюю "1", Логической "1" решается про- приоритета, второй вход коммутатора соехождение импульсов через второй элемент динен с выходом блока памяти, информаци- И 23 и первый элемент ИЛИ 25 на вход 35 онный вход которого соединен с первым счетчика 28 считывания. Состояние счетчи- выходом коммутатора, управляющий вход ка 28 во время записи принудительно цик- которого подключен к первому выходу блолически увеличивается и состояние ка сравнения сигналов приоритета, второй счетчика 27 не достигает состояния счетчи- и третий выходы которого подключены к ка 28, При последующем считывании будут 40 входам записи и считывания блока памяти, считаны Мпоследних отсчетов сообще- выход наличия записанной информации кония. торого подключен к второму входу блокаИспользование детекторов информаци- сравнения сигналов приоритета, третий и онных сигналов 6 с минимальной длитель- четвертый входы которого являются первым ностью выключения и включение в блоки 7 45 и вторым управляющими входами блока сравнения сигналов поиоритета блоков 16 трансляции сообщений, выходом которого задержки заднего фронта позволяет допол- является второй выход коммутатора.нительно увеличить пропускную способ, Ретранслятор по п,1, о т л и ч а ю щ и- ность ретранслятора. Это осуществляется й с я тем, что блок сравнения сигналов приза счет того, что при записи сообщений в 50 оритета содержит Мэлементов И-НЕ (где блоки 8 исключается запись пауз между от- М - количество сигналов приоритета), Мдельными словами и фразами, т.е, произво- последовательно соединенных элементов дится врится временное "сжатие" сообщения, И, первый и второй дополнительные элеСигналы "Наличие информации" и "Разре- менты И, первый и второй элементы ИЛИ и шение записи" формируются в такт со сло элемент (М)-2 И-ИЛИ-НЕ, причем первые вами и фразами записываемого сообщения. входы всех Мэлементов И-НЕ объединеОдновременно, чтобы сообщение от источ- ны и подключены к выходу первого элеменникасболеевысокимприоритетом,которое та ИЛИ, первый вход которого, транслируется согласно варианту А, не пе- объединенный с первым входом второго доремешивалось с сообщением от источника полнительного элемента И, является пер10 1734227 45 50 вым входом блока сравнения сигналов приоритета, вторым входом которого являются объединенные второй вход первого элемента ИЛИ и первые входы первого дополнительного элемента И и второго элемента ИЛИ, выход которого, соединенный с вторичным входом второго дополнительного элемента И, является первым выходом блока сравнения сигналов приоритета, вторым выходом которого является выход второго дополнительного элемента И, третьим выходом блока сравнения сигналов приоритета является выход первого дополнительного элемента И, второй вход которого объединен с инверсным входом второго элемента ИЛИ и подключен к выходу элемента (М)- 2 И-ИЛИ-НЕ, первый инверсный вход которого объединен с первым входом первого элемента И и подключен к выходу первого элемента И-НЕ, выходы с второго по (М)-й элементов,И-НЕ подключены к вторым входам соответствующих Мэлементов И, выходы которых соединены соответственно с второго по (М)-й инверсными входами элемента (М)-2 И-ИЛИ-НЕ, первые Мпрямых входа которого подключены к вторым входам с второго по (М)-й элементы И-НЕ, вторые входы всех Мэлементов И-НЕ и (М)-й прямой вход элемента (М)-2 ИИЛИ-НЕ подключены к третьему входу блока сравнения сигналов приоритета, четвертый вход которого подключен к выходам Мэлементов И-НЕ,3. Ретранслятор по п.1, о т л и ч а ю щ ий с я тем, что блок памяти содержит включенные последовательно между информационным входом и выходом аналого-цифрвоой преобразователь, блок .оперативной памяти и цифроаналоговый преобразователь, а также последовательно соединенные формирователь импульсов, первый элемент И и счетчик импульсов записи, выход которого подключен к первым входам мульти плексора и блока вычитания, выходкоторого подключен к последовательно соединенным дешифратору, второму элементу И, первому элементу ИЛИ и счетчику импульсов считывания, выход которого под ключен к вторым входам блока вычитания имультиплексора, выход которого подключен к адресному входу блока оперативной памяти, первый управляющий вход которого соединен с управляющим входом мультип лексора, вторым входом первого элементаИ, инверсным входом третьего элемента И и выходом триггера, вход которого соединен с выходом формирователя импульсов, вторым входом второго элемента И и пер вым входом третьего элемента И, выход которого подключен к второму входу первого элемента ИЛИ и вместе с выходом первого элемента И через второй элемент ИЛИ подключены к второму управляющему входу бло ка оперативной памяти, причем входамизаписи и считывания блока памяти являются соответственно третий вход первого элемента И и второй вход третьего элемента И, а второй выходдешифратора является выхо дом наличия записанной информации блокапамяти.4. Ретранслятор по п,2, о т л и ч а ю щ ий с я тем, что, с целью повышения пропускной способности, блок сравнения сигнала в 35 приоритете содержит блок задержки заднего фронта сигнала, включенный между первым входом блока сравнения сигналов приоритета и первым входом первого элемента ИЛИ.401734227 оставитель В,Швецовехред М,Моргентал Корректо Редактор М.Келемеш вская аказ 1 Тираж Подписноесударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101