Аналого-цифровой преобразователь напряжения в код системы остаточных классов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 2470 А 1 19) (11) 1)5 Н 03 М 1 САНИЕ ИЗОБРЕТЕНИЯ юг с(г 7 Я Ру фп ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬ(56) Авторское свидетельство СССРМ 1005302, кл. Н 03 М 1/28, 1980,Авторское свидетельство СССРМ 1181141, кл. Н 03 М 1/28, 1983,(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД СИСТЕМЫОСТАТОЧНЫХ КЛАССОВ(57) Изобретение относится к вычислительной технике и может быть использовано длясопряжения аналоговых датчиков с вычислительными устройствами, функционирующими в СОК, Изобретение позволяет повысить надежность путем сокращения аппаратурных затрат, Это достигается тем, что в аналого-цифровой преобразователь напряжения в код системы остаточных классов, содержащий блок 9 вычитания, аналогоцифровой преобразователь 10, и - 1 сумматоров 16, и - 1 регистраторов 17, введены источник 6 опорных напряжений, два элемента 2 И, 2.1, 2.2, элемент 3 задержки, дешифратор 13, счетчик 4 тактовых импульсов, иблоков 8 хранения констант, одно- вибратор 14, дифференцирующий элемент 12, и - 1 мультиплексоров 15, аналоговый коммутатор 7, компаратор 11, блок 5 выборки и запоминания, ВЯ-триггер 1. 1 ил,Изобретение относится к вычислительной технике и может быть использовано для сопряжения аналоговых датчиков с вычислительными устройствами, функционирующими в системе остаточных классов (СОК).Известен преобразователь напряжения в код системы остаточных классов, содержащий число каналов преобразования по числу основания СОК, в каждом из которых содержатся последовательно соединенные устройства сравнения, управления, компенсации напряжения, блок коррекции.Однако преобразователь имеет большие аппаратурные затраты и инструментальные ошибки.Известно устройство для преобразования напряжения в код СОК, содержащее делители эталонного напряжения, компараторы, переключатели, группы элементов ИЛИ, дешифратор, комбинационные схемы.Однако устройство реализует принцип прямой дешифрации (считывания) и имеет большие аппаратурные затраты,Наиболее близким к предлагаемому по сущности технического решения является устройство, содержащее блок определения остатка по наибольшему основанию, содержащий последовательно соединенные первый аналого-цифровой преобразователь, цифроаналоговый преобразователь, блок вычитания, второй вход которого соединен с входом первого АЦП, второй АЦП, и - 1 канал определения остатков по остальным основаниям СОК, входы которых соединены с входом блока определения остатка по наибольшему основанию и с входом устройства, содержащий последовательно соединенные АЦП, сумматоры, шифраторы, блоки коррекции, состоящие из сумматоров по модулю, входы которых подключены к первым входам регистров и схем сравнения, выходы которых подключены к вторым входам регистров, источник опорных напряжений,Однако известное устройство обладает низкой надежностью вследствие больших аппаратурных затрат.Цель изобретения. - повышение надежности путем сокращения аппаратурных затрат,Поставленная цель достигается тем, что в аналого-цифровой преобразователь напряжения в код СОК, содержащий блок вычитания, аналого-цифровой преобразователь, выход которого является первой выходной шиной, (и - 1) сумматоров по модулю соответствующего основания СОК, выходы которых соединены с соответствующими информационными входами(п - 1) регистров, выходы которых являются соответственно выходными шинами, введены 5 10 15 20 25 30 35 40 45 50 55 источники опорных напряжений, два элемента 2 И, элемент задержки, дешифратор, счетчик тактовых импульсов, (и - 1) блоков хранения констант, одновибратор, элемент дифференцирования, мультиплексор, аналоговый коммутатор, компаратор, блок выборки и запоминания, КЯ- триггер, Я - вход которого является шиной запуска, а выход подключен к первому входу первого элемента 2 И, второй вход которого является шиной тактовых импульсов, а выход подключен к первому входу второго элемента 2 И и к входу элемента задержки, выход которого соединен с входом счетчика тактовых импульсов, выход которого подключен к управляющему информационному входу аналогового коммутатора, к входам (и - 1) блоков хранения констант и к входу дешифратора, выход последнего из которых подключен к входу одновибратора, выход которого подключен к управляющим входам (и - 1) мультиплексоров и к входу элемента дифференцирования, выход которого подключен к К-входу ЯЯ-триггера, первый и второй выходы источника опорных напряжений подключены соответственно к первому и второму информационным входам аналогового коммутатора, третий информационный вход которого является входной шиной, выход которого подключен к первому входу блока вычитания, выход которого подключен к информационному входу блока выборки и запоминания и к входу компаратора, выход которого подключен к второму входу второго элемента 2 И, выход которого подключен к тактовым входам (и - 1) регистров и к управляющему входу блока выборки и запоминания, выход которого подключен к второму входу блока вычитания и к входу аналого-цифрового преобразователя, выход которого подключен к первым информационным входам (и - 1) мультиплексоров, вторые информационные входы которых соответственно соединены с выходами (и - 1) блоков хранения констант, выходы (и - 1) мультиплексоров подключены соответственно к первым входам (и - 1) сумматоров по модулю соответствующего основания СОК,вторые входы которых соединены с выходами соответствующих (и - 1) регистров.Сущность изобретения заключается в повышении надежности путем сокращения аппаратурных затрат за счет применения метода квазипараллельного преобразования с пересчетом результата преобразования по одному "ведущему" основанию в остатки по остальным основаниям. При этом все ос10 20 25 30 35 40 45 50 55 татки приближаются к одному и тому же уровню с погрешностью по "ведущему" основанию. Это достигается введением (и - 1) блоков хранения констант, (и - 1) мультиплексора, аналогового коммутатора, компаратора, блока выборки и запоминания, триггера, двух элементов 2 И, элемента задержки, счетчика тактовых импульсов, одновибратора,На чертеже представлена структурная схема аналого-цифрового преобразователя напряжения в код СОК.Предлагаемый преобразователь содержит КЯ-триггер 1, элементы 2 И, 2.1, 2.2, элемент 3 задержки, счетчик 4, блок 5 выборки и запоминания, источник 6 эталонных напряжений, аналоговый коммутатор 7, блоки 8.1 - 8.п - 1 хранения констант, блок 9 вычитания, АЦП 10, компаратор 11, дифференцирующую цепочку 12, дешифратор 13, одновибратор 14, мультиплексоры 15,1- 15.п - 1., сумматоры 16.1 - 16.п - 1 по модулю, регистры 17.1-17,п - 1, шину 18 подачи тактовых импульсов, выходные шины 19.1 - 19.п - 1 устройства, шину 20 "Пуск" устройства,В предлагаемом устройстве Я-вход триггера 1 соединен с шиной 20 "Пуск" устройства. Выход ВЯ-триггера 1 подключен к первому входу элемента 2.1, второй вход которого соединен с шиной 18 подачи тактовых импульсов, а выход подключен к первому входу элемента 2,2 и к входу элемента 3 задержки, Время задержки элемента 3 находится в пределах 0тз (, где т - период следования тактовых импульсов. Выход элемента 3 подключен к тактовому входу счетчика 4, модуль счета которого должен быть на единицу больше количества опорных напряжений преобразователя. Выход счетчика 4 подключен к входам группы блоков 8,1-8.п - 1 хранения констант и к информационному входу аналогового коммутатора 7. Все блоки 8;1-8.п - 1 каждому состоянию счетчика 4 ставят в однозначное соответствие код определенной, своей константы. Так, аналоговый коммутатор 7 по приходу каждого тактового импульса подключает эталонные напряжения Кц с источника 6 опорных напряжений, удовлетворяющих сравнению Ол =.Каоб Рь На выходе блоков 8.1 - 8.п - 1 выделяется остаток цифрового эквивалента опорного напряжения К о по соответствующему модулю, Так, если на выходе аналого; ваго коммутатора 7 присутствует эталонное напряжение Кц, то на.выходе блока 8.) находится код Кпоб Р, при этом ) = 2,п,Разрядность блока 8,) равна разрядности наибольшего остатка по модулю Р;. Блоки 8,1-8.п - 1 хранения констант могут быть выполнены на базе постоянных запоминающих чстоойств, дешифраторов и т,д. Дешифратор 13 выделяет щ - е состояние счетчика 4, запуская одновибратор 14, который вырабатывает прямоугольный импульс положительной полярности, длительность импульса Ь должна быть в пределах Тлс2 Т, Выход одновибратора 14 подключен к управляющим входам мультиплексоров 15.1-15.пи к входу дифференцирующей цепочки 12. По заднемусрезу прямоугольного импульса одновибратора 14 дифференцирующей цепочкой 12 формируется импульс, который обнуляет триггер 1, поступая на его В-вход. Выходы мультиплексоров 15.1-15.п - 1 до срабатывания одновибратора 14 подключены к вторым своим входам,При подаче на управляющие входы мультиплексоров 15 положительного потенциала с выхода одновибратора 14 выходы мультиплексоров 15 подключаются к своим первым входам, т.е. к выходу аналого-цифрового преобразователя 10, Выходы источника 6 опорных напряжений подключены к входам аналогового коммутатора 7, выход которого подключен к первому входу блока 9 вычитания, выход которого подключен к блоку 5 выборки и запоминания и к компаратору 11, который переходит в единичное состояние при наличии на его входе Неотрицательного потенциала и обнуляется, если на его вход поступит напряжение отрицательное, Выход компаратора 11 подключен к первому входу элемента 2.2, который управляет прохождением тактовых импульсов: если на первом входе элемента 2.2 присутствует потенциал логического нуля, то тактовые импульсы не проходят на его выход, и наоборот. Выход элемента 2.2 подключен к тактовым входам группы регистров 17.1-17.пи к управляющему входу блока 5 выборки и запоминания, выход которого подключен к входу АЦП 10 и к второму входу блока 9 вычитания. АЦП 10 выполнен малоразрядным, лишь для преобразования остаточного напряжения блока 5 в его цифровой эквивалент а 1 . Выходы мультиплексоров 15 подключены к первым входам соответствующих сумматоров 16 по модулю, выходы которых подключены к входам соответствующих регистров 17, выходы которых подключены к выходным шинам 19,2 - 19 иустройства.Поедлагаемый преобразователь использует следующии принцип работы,Цифровой эквивалент А преобразуемого напряжения Опр в СОК с основаниями (Р), = 1,п может быть представлен остатками ( а, ) в виде А = ( а 1, аг а), где ив1732470 количество оснований Р СОК, которые должны удовлетворять условию попарной простоты и упорядоченности по величине (основание Р - наименьшее), а их произведение Ф- диапазону изменения цифровых 5 эквивалентов преобразуемых напряжений. С другой стороны 10(3) а 1 =Авоб Р 1; П 1О.р -- ,. а 1 К 1 о+а 1 Ч+ О, (1) 1=1 где о - шаг квантования О - ошибка преобразования а,(О, 1 - в зависимости от факта вхождения константы в выражение (1); в - количество констант преобразования.Так, для случая половинного разбиения) =2,в; (6)т = од - , 1 од 2 - =Ь, (7)Ф ФР 1Р 1где (Ь - ближайшее к Ь целое, не меньшееЬ.Тогда представляется возможным впроцессе нахождения остатка а от числа Апо модулю Р 1 решать задачу вычисленияостальных остатков а 2 ап . Покажем этона примере. Пусть Р 1= 2, Р 2= 3, Рз= 5, Ф=2 3 5 = 30, А = 21. Множество константсогласно формул (2, 3, 5, 6)(Квоб Рз) = 1, 3, 4, 2,Используя соотношения (1)-(7), определим остатки ( а; ). Для этого проверим разность выбираемого числа А и старшегокоэффициента К 1 = 16. Если разность числаи константы будет неотрицательной, то коэффициенту а 1 присваивают значение 1 ификсируют полученный результат, от которого впоследствии будут вычитаться известные константы в порядке уменьшения ихвеличины А 1 = А - а 1 К 1 = 21 - 16 = 50(фиксируют). Если же такая разность дастотрицательный результат, то вычитаемаяконстанта пропускается, так как Аг = А 1 - а 2К 2 = 5. Следовательно, 5 необходимо пропустить,Выбираем константу Кз = 4, Аз = А 2 - аз х=хКз = 5 - 1 4 = 0 1(фиксируем). К 4= 2; 15 20 25 30 35 40 45 50 55 А 4 = Аз - а 4 К = 1 - 0 2 = 1(пропускаем). На этом процесс преобразования завершен. Одновременно с вычитанием )-й константы в сумматорах по модулю Рь= 2,п происходит суммирование остатков этой константы по соответствующим основани- ям а 2 Б (К 1 воб Р 2 + Кзвоб Рг+а 1)х х воб Р 2(1 + 1 + 1)вобЗ = 0; аз Б(К 1 воб Р 2+ Кзвоб Рз+а 1) х х воб Рз = (1+ 4+ 1)воб 5 = О.Проверкаа 1 г 21 воб 2=1;а р 21 вобЗ = 0;аз а 21 воб 5 = 1,Процесс поеобразования завершен, при этом конечная цель преобразования достигнута, число А в СОК представлено своими остатками А = 21 = (1, О, 1) по основанию (Р) = 2, 3, 5,Преобразователь работает следующим образом.В исходном состоянии ВЯ-триггер 1, регистры 17 и счетчик 4 обнулены, Нулевое состояние счетчика 4 обеспечивает подключение аналоговым коммутатором 7 опорного напряжения Кц с источником 6 опорных напряжений к первому входу блока 9 вычитания, а из блоков 8 хранения констант - считывание кодов К 1 воб Р, где= 2,п. Выход триггера 1 блокирует прохождение тактовых импульсов через элемент 2.1. Потенциал логического нуля с выхода дешифратора 13 и, следовательно, одновибратора 14, обеспечивает подключение мультиплексорами 15 выходов блоков 8 хранения констант к первым входам соответствующих сумматоров 16 по модулю. В блок 5 выборки и запоминания записана величина преобразуемого напряжения.С приходом запускающего импульса по шине 20 ЯЯ-триггер 1 переходит в единичное состояние и, таким образом, обеспечивает поступление тактовых импульсов в преобразователь. Знак разности Опр - К 1 ц напряжений определяет потенциал на выходе блока 9 вычитания, Если разностное напряжение положительно, то с выхода компаратора 11 на первый вход элемента 2,2 поступает разрешающий потенциал, что обеспечивает прохождение тактового импульса на управляющий вход блока 5 выборки и запоминания и на тактовые входы регистров 17, и, следовательно, осуществляется в них запись результатов суммирования по модулю. В случае, когда разностьотрицательна, уровень логического нуля с выхода компаратора 11 блокирует прохождение .тактового импульса через элемент 2.2,Через время задержки 1 з тактовый импульс поступает на тактовый вход счетчика 4, который изменит свое состояние и обеспечит выборку эталонного напряжения, кодов (К 2 аоб Р 1) из соответствующего блока 8 хранения констант, Далее процесс преобразования происходит аналогично, пока по в-му импульсу не будет использовано последнее опорное напряжение Кпц и его остаточные представления по остальным, кроме первого, модулям. При этом в блоке 5 выборки и запоминания находится разностное напряжение, которое, проходя через АЦП 10, поступает на выходную шину 19.1 в виде кода а 1 А гпоо Р 1.После в-го импульса на выходе блоков 8 хранения констант будет присутствовать нулевой код, кроме того, на выходе дешифратора 13 появится потенциал логической единицы, запустится одновибратор 14, единичный потенциал с выхода которого посредством мультиплексоров 15 подключит выход АЦП 10 к первым входам сумматоров 16 по модулю, при этом на выходах их формируются истинные значения а 1 - а, и (а+ 1)-й импульс запишет их в регистры 17. До прихода (в + 2)-го импульса одновибратор 14 перейдет в нулевое состояние, а на выходе дифференцирующей цепочки 12 сформируется импульс, который переведет ЯЯ-триггер 1 в нулевое состояние по его В-входу. Это блокирует дальнейшее прохождение тактовых импульсов через элемент 2 И 2.1. Процесс преобразования на этом заканчивается.Техническое преимущество предлагаемого преобразователя по сравнению с известным заключается в повышении надежности путем сокращения аппаратурных затрат. Сравнительный анализ аппаратур ных затрат предлагаемого и известного преобразователей приведены в таблице,Как видно из таблицы, аппаратурные затраты предлагаемого устройства более чем вдвое меньше, чем у известного. Кроме того, у предлагаемого устройства методические ошибки существенно меньше, чем у известного, так как приближение идет к одному уровню в одном канале, а не независимо, Аналоговая часть, в основном определяющая надежности АЦП, у предлагаемого устройства в и раз меньше.Экономический эффект от использования изобретения заключается в существенном удешевлении устройства сопряжения.СЦВМ СОК, в удешевлении аппаратуры об 10 15 20 25 30 35 40 45 50 55 наружения и исправлении ошибок за счетповышения достоверности результатов преобразования. Формула изобретения Аналого-цифровой преобразователь напряжения в код системы остатрчных классов, содержащий блок вычитания, аналого-цифровой преобразователь, вйход которого является первой выходной шиной; и - 1 сумматоров по модулю соответствующего основания системы остаточных, классОв, выходы которых соединены с соответствующими .информационными, вХодами ирегистров, выходы которыхявляются соответственно и - 1 выходными шинами, о тл ич а ю щ и й с я тем, что, с целыб повышения надежности путем сокращения аппаратурных затрат, в него введены источник опорных напряжений, два элемента 2 И, элемент задержки, дешифратор, счетчик тактовых импульсов, п - 1 блоков хранения констант, одновибратор, элемент дифференцирования, и - 1 мультиплексоров, аналоговый коммутатор, компаратор, блок выборки и запоминания, КЯ-триггер, Я-вход которого является шиной запуска, а выход подключен к первому входу первого элемента 2 И, второй вход которого является шиной тактовых импульсов, а выход подключен к первому входу второго элемента 2 И и к входу элемента задержки, выход которого соединен с входом счетчика тактовых импульсов, выход которого подключен к управляющему входу аналогового коммутатора, к входам и - 1 блоков хранения констант и к входу дешифратора, выход последнего из которых подключен к входу одновибратора, выход которого подключен к управляющим входам и - 1 мультиплексоров и к входу элемента дифференцирования, выход которого подключен к Й-входу ВЯ-триггера, первый и второй выходы источника опорных напряжений подключены соответственно к первому и второму информационным входам аналогового коммутатора, третий информационный вход которого является входной шиной, выход аналогового коммутатора подключен к первому входу блока вычитания, выход которого подключен к информационному входу блока выборки и запоминания и к входу компараторавыход которого подключен к второму входу второго элемента 2 И, выход которого подключен к тактовым входам ирегистров и к управляющему входу блока выборки и. запоминания, выход которого подключен к второму входу блока вычитания и к входу аналого-цифрового преобразователя, выход которого подключен к1732470 12 первым информационным входам и - 1 мультиплексоров, вторые информационные входы которых соответственно соединены с выходами иблоков хранения констант, выходы имультиплексоров подключены Соотношение Известное устройство Предлагаемое устройство Блок вычитания 9ИОН (АЦП 10,6 ЦАП 11)Второй АЦП 10 Регистры 16Схема сравнения 15 Шифраторы 8НетАЦП 6Сумматоры 7Первый АЦП 10, ЦАП 11 10 15 20 25 30 35 Составитель В.КраснобаевТехред М.Моргентал Корректор Н.Кравцова Редактор В.Данко Заказ 1590 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Блок 9 вычитанияИсточник 6 опорных напряженийАЦП 10Сумматоры 16.1 - 16, - 1Регистры 17Мультиплексоры 15,блоки 1,2,3,4,12,13,14БХК 8Аналоговый коммутатор 7НетНетНет соответственно к первым входам псумматоров по модулю соответствующего основания системы остаточных классов, вторые входы которых соединены с выходами соот ветствующих ирегистров.