Устройство для решения краевых задач

/48 САНИЕ ИЗОБРЕТЕНИ ВТО 2 вычислительо может быть аналоговых и ни ва ена блок-схема устройаевых задач; на фиг,2 - ; на фиг.3 - блок вариа. асть интегрирования и я,иг.1 привед решения кр хрониэации фиг,4 - облость решени ойство соде рой интеграния, второ ства для блок син ций; на поверхнУстртор 1,вто 3 напряже ржит первыи интегратор 2, первый делитель й делитель 4 напряжеДАРСТВЕННЫЙ КОМИТЕТЗОБРЕТЕНИЯМ И ОТКРЫТИЯМГКНТ СССР МУ СВИДЕТЕЛЬСТВУ(71) Математический институт с вычислительным центром АН ТаджССР(56) Козлов Э.С. Автоматизация процессоврешения краевых задач. М.: Энергия, 1974,с. 15 - 18.Авторское свидетельство СССР1 Ф 1106303, кл. 6 06 6 7/48, 1983.(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ КРВЫХ ЗАДАЧ(57) Изобретение относится кной технике, преимущественниспользовано для построения Изобретение относится к вычислительной технике и преимущественно может бытьиспользовано для построения аналоговых игибридных вычислительных машин и цифровых дифференциальных анализаторов,предназначенных для решения краевых задач описываемых уравнением в частныхпроизводных,Целью изобретения является повышее быстродействия и упрощение устройстгибридных вычислительных машин, предназначенных для решения краевых задач, описываемых уразнением в частных производных параболического типа. Цель изобретения - повышение быстродействия и упрощение устройства. Для достижения этой цели устройство содержит сумматор, три делителя напряжения,три переключателя и нуль-орган, в результате чего значения искомой функции на точках сканирующей плоскости находятся за одну итерацию путем вычисления величины старших производных в уравнениях параболического типа в частных производных, что позволило исключить внутренние итерации на точках сканирующей плоскости, обеспечить непрерывность интегрироваия на сканирующей плоскости. 4 ил. ния, третий делитель 5 напряжения, четвертый делитель 6, второй блок 7 памяти, первый блок 8 памяти, сумматор 9, блок 10 сравнения, блок 11 задания кодовых вариаций, блок 12 синхронизации, первый блок 13 задания краевых условий, второй 14 задания краевых условий, третий переключатель 15, первый переключатель 16, второй переключатель 17 и нуль-орган 18.Блок 12 синхронизации (фиг.2) вырабатывает сигналы управления, синхронизирующие работу отдельных блоков устройства, осуществляет "Пуск" и "Останов" устройства, состоит иэ кнопочных переключателей 19 и 20, генератора 21 тактовых импульсов, одновибраторо.-, 22, 23 и 24, счетчиков 25 и 26, дешифратора 27, переключателей 28 - 30, источника 31 постоянного напряжения, входа 32, выходов 33 - 38.щей сканирующей плоскости, которые в уравнении (4) соответствуют значениям 0(с) о - 1) и значениям функции 0(х) о - 1)1 и ее производной 0 (х) ( - 111 на ( - 1)-й точке )-й сканирующей плоскости. Так как для точек нулевой сканирующей плоскости) -0 значения функции иэ краевых условий задачи 0(х,О)- О, которые в формуле (4) соответствуют значениям 0(с) О - 1), также заодно значение функции на нулевой первой сканирующей плоскости ) " 1 из краевых условий задачи О(1, с)-1, которое соответствует значению 0(х) (у - 1)1 в формуле (4) 0(х)о 1, то вычислительный процесс можно начинать с первой точки первой сканирующей плоскости 0(х)11- 0(с)11, значение которой можно найти последовательным интегрированием значений старшей производнойаО,т ФОдс 8 х 2- В 1 0 (с )1 о В 20 ( х )о 1 - ВзО (х )о 1 на интеграторах 1, 2, зад 1 авая произвольно значение производной О (х)о 1, величину которой можно корректировать по результату вычисления на последней точке первой сканирующей плоскости и сравнения ее с граничным условием О(0,с)=0.Устройство работает следующим образом.При нажатии кнопочногопереключателя 20 управляющий сигнал с выхода 33 блока 12 синхронизации поступает на первые управляющие входы переключателей 16 и 17 и производит установку начальных условий на интеграторах 1, 2; этот же сигнал поступает на первый управляющий вход блока 8 памяти и производит установку в нуль первую группу ячеек памяти, так как О(х,0). При нажатии кнопочного переключателя 19 первый управляющий сигнал с выхода 34 блока 12 синхронизации в виде импульса малой скважности второго одновибратора 23 поступает на управляющие. входы блока 7 памяти, на второй управляемый вход блока 8 памяти. Образуется алгебраическая сумма по формуле (4), которая сохраняе 1 ся на выходе бло",а 7 памяти. В кснце действия управляющего сигнала с выхода 34 блока 12 синхронизации срабатывает третий одно- вибратор 24, который зэцает шаг интегрирования Ьх и на выходе.устройстэ 1, которым является выход интегратора 2, получаем значение искомой функции нэ первой точке первой сканирующей споскости СП 1 х 1 11, В результате действия вторсго управляющего сигнала выходов 34, 35 блока 12 синхронизации получим значение исгс:гой функции на второй точке первой сканирующей пло 5 10 15 20 25 30 35 40 45 50 55 скости СП 1 хг с 1 и, продолжая, идем до (и - 1)-й точки первой сканирующей плоскости СП 1 Хл -1 с 1. Обеспечивается непрерывность получения значения искомой функции на выходе устройства. Управляющий сигнал с выхода 36 блока 12 синхронизации в виде кода независимой х поступает на третий управляющий вход блока 8 памяти и обеспечивает выдачу соответствующего значения начальных условий на сумматоре 9 и запись значения искомой функции с выхода интегратора 2 и одну иэ ячеек вторых п ячеек блока 8 памяти.После получения значения искомой функции на ( и)-й точке сканирующей плоскости СП 1 по очередному управляющему сигналу с выходов 34, 35 блока 12 синхронизации производится интегрирование на интеграторах 1, 2. В конце интервала интегрирования будем иметь значение искомой функции на п-й точке первойсканируЮЩЕй ПЛОСКОСТИ С КООРДИНатОй Хл С 1, соответствующей граничной точке.С выхода 37 блока 12 синхронизации управляющий сигнал поступает на управляемый вход переключателя 15 и производит подключения сигнала сравнения выходного напряжения на интеграторе 2 с краевым условием в блоке 13 задания краевых условий О(О,с)-0,Если ЛОгО,где Л Ог = ( О ( х )и О (О, с ) ), управляющий сигнал ЛО с выхода блока 10 сравнения через переключатель 15 поступает на управляющий вход переключателя 40 блока 11 задань я кодовых вариаций и вызывает изменение на его выходе в соответсвии со знаком управляющего сигнала, что п 1 оиводит к изменению краевого условия О (х)о 1, выбранного произвольно. Управляющий сигнал с выхода 37 блока синхронизации поступает на вторые входы переключателей 16 и 17, выходное напряжение блока 11 задания кодовых вариаций и блока 14 задания краевых условий через переключатели 16 и 17 заносятся на вход начальных условий интеграторов 1, 2. Очередные упрзвляющие сигналы с выходов 34, 35 блока 12 синхронизации вызывают повторение процесса решения на первой сканирующей плоскости СП 1 до достижения равенства напряжения на выходе интегратора 2 краевому условию О (Хс), задаваеглога Олоком 13 на п-й точке сканирующей плоскости СП 1, с координатой Хц с. При достижении равенства управляющий сигнал с выхода 37 блока 12 синхронизации вызывает выработку сигнала ЛОг = 0 на выходе блока 10 сравнения, который через переключатель 15 и нуль-орган 18 поступает на вход 32 блока12 синхронизации и, в свою очередь, вызывает выработку сигнала с выхода 38, который поступает на четвертый управляемый вход блока 8 памяти и вызывает перезапись с вторых п ячеек соответствующих значений напряжения на сканирующей плоскости СП 1 на первые и ячейки, соответствующие значениям напряжения на нулевой сканирующей плоскости СПО,Следующие управляющие сигналы на выходах 34, 35 блока 12 синхронизации вызывают управление процессом решения на второй сканирующей плоскости СП 2, так как блок 8 памяти последовательно будет выдавать напряжение, соответствующее первой сканирующей плоскости СП 1, полученное в процессе решения.По истечении интервала интегрирования Ь ( й ( М вырабатывается в сигналов Ь Ог = 0 на выходе нуль-органа 18, который на выходе переполнения счетчика,25 в блоке 12 синхронизации вызывает выработку сигнала "Останов" устройства, что приводит к прекращению выработки сигналов управления блоком синхронизации,Коэффициент управления задачи (1) задается делителем напряжения 3. В случае переменного коэффициента управления этой задачи или его нелинейности в блоксхему решающих элементов вводятся нелинейные блоки, и схема набора осуществляется, как в АВМ для решения обыкновенных дифференциальных уравнений. формула изобретенияУстройство для решения краевых задач, содержащее первый и второй интеграторы, первый и второй блоки памяти, блок синхронизации, блок сравнения, блок задания кодовых вариаций, первый и второй блоки задания краевых условий и первый делитель напряжения, выход которого подключен к информационному входу первого интегратора, выход которого подключен к информационному входу второго интегратора, выход которого подключен к информационному входу первого блока памяти и первому входу блока сравнения, первый выход блока синхронизации подключен к входу сброса5 10 15 20 25 30 35 40 45 50 первого блока памяти, второй выход блока синхронизации соединен с входами записи соответственно первого и второго блоков памяти, третий выход блока синхронизации подключен к входам установки начальных условий соответственно первого и второго интеграторов, четвертый выход блока синхронизации соединен с входом считывания первого блока памяти, пятый выход блока синхронизации подключен к входу перезаписи первого блока памяти, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия и упрощения устройства, оно содержит сумматор, второй, третий и четвертый делители напряжения, первый, второй и третий переключатели и нуль-орган, выхрд которого подключен к входу перезапуска блока синхронизации, первый выход которого подключен к первым управляющим входам первого и второго переключателей, шестой выход блока синхронизации соединен с вторыми управляющими входами первого и второго переключателей и с управляющим входом третьего переключателя, выход которого подключен к входу нуль-органа и входу опроса блока задания кодовых вариаций, выход которого соединен с информационным входом первого переключателя, выход которого подключен к входу задания начальных условий первого интегратора, выход которого через второй делитель напряжения подключен к первому входу сумматора, выход которого соединен с информационным входом второго блока памяти, выход которого подключен к входу первого делителя напряжения, выход первого блока задания краевых условий подключен к второму входу блока сравнения, выход которого подключен к информационному входу третьего переключателя, выход второго блока задания краевых условий соединен с информационным входом второго переключателя, выход которого соединен с входом задания начальных условий второго интегратора, выход которого через третий делитель напряжения подключен к второму входу сумматора, выход первого блока памяти через четвертый делитель напряжения соединен с третьим входом сумматора.+ОПТ -Пл Фиг.д Составитель Н. Коро Техред М.Моргентал Корректор А,Долинич елемеш едакто Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 0 аказ 192 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5