Устройство для обработки запросов

,158 О 365 9/46 51) 5 НИЯ ТЕЛЬСТВУ ение Функциональ тройства за сче обслуживаиия не стройстно для оГ ержит дешифрато 1 ных воз- обеспезависимых работкиблок па сраииере элешиф ра -ния - расшир можетостеи ус чения режима абонентов. У,П.Полено заир мятт сов осчезпять етельство СССРР 9/46, 1982.ельство СССРР 9/46, 1986.ОБРАБОТКИ ЗАПРО менторе и рулила;элементазадержкужив а тьие индив воляет ОВ57) Изоельнойовано в о тение отно ится к вычислит быть исполь -слительньп устактивными, не -Цель изобрететехнике. и мо цифровых выч с нескольким и абонентам на иост ф - лы ойствахависимым осится к,вычисли может быть испол Изобретениетельной технике Ю СС мыми абонентам з независимых На фиг,1 ма устройств схема комму Устройст выходы 1 ус ния устройсик 4, триг ентыИ 8 и ходов устрония информа сравнения,и 16 сравне ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗОБ Н АВТОРСКОМУ С(21) 4615789/24-24 (22) 05.1 2,88 (46) 23,07.90. Бюл. (72) В.В.Ледерер и (53) 681.325(088.8) (56) Авторское:вид Р 1056194, кл, С 06Авторское свидет 9 1213478, кл. С 06 (54) УСТРОЙСТВО ДЛЯ зовано в цифровых вычислительных устройствах с несколькими активными, неЦель изобретения - расширение функиональных воэможностей устройства за чет обеспечения режима обслуживания абонентов,приведена структурная схеа; на фиг,2 - структурнаятатора,во содержит информационныетройства, выход 2 прерыватва, блок 3 памяти, счетгер 5, регистры б и 7, эле9, группу 10 ответных выйства, вход 11 подтверждеции устройства, схему 12регистры 13 и 14, схемы 15ния, элементы И 17 и 18,ависимые абоненты, тре ального ответного сигна запрос и повышает эффективуправления маскированием. 1 з.п 2 ил,регистр 19, группу элементов И 20, элементы ИЛИ 21-23, дешифратор 24, триггеры 25-27, элемент 28 задержки, группу 29 запросных входов устройства., информационные входы 30 устройст ва, группу 31 адресных входов устрой ства, пусковой вход 32 устройства, вход 33 сброса устройства, тактовый вход 34 устройства, входы 35 приоритетного значения устройства, входы 36 маски устройства, вход 37 подтверждения прерывания устройства, коммутатор 38.Коммутатор 38 (Фиг,2) содержит группу элементов И 39, дешифратор 40, элемент ИЛИ 41, регистр 42.Устройство работает следующим образом. Предварительно производится сброс стройства подачей на вход 33 соотетствующего сигнала, Это приводит ктому, что в нулевое состояние переходят регистры 42, 13 и 19 и триггеры5,25-27. Сброшенный триггер 5 своимвыходным сигналом закрывает элементыИ 8 и 9, предотвращая прохождение че 5рез них. тактовых сигналон. В этомслучае опроса абонентов не происходит. Однако сигналы запросов, поступающие на группу 29 запросных входов, 10записываются в регистр 42 тактовыми,сигналами, поступающими на тактовыйвход 34, Сброшенный триггер 25 закрывает своим выходным сигналом элементыИ группы 20, предотвращая прохождение 15ответных сигналов на группу 10 ответных выходов устройства. Сброшенныйтриггер 26 не выдает сигнала прерывания на выход 2 прерывания устройства.Сброшенный триггер 27 предотвращаетпоступление информации с выходов дешифратора 24 на группу выходов 1 устройства. Кроме того, триггер 27 сигналом со своего инверсного выхода открывает по соответствующему входуэлемент И 18. После сброса устройства производится запись соответствующей информации в блок 3 памяти. В этомслучае адрес ячейки блока 3 памятизадается через счетчик 4, запись ннего соответствующего кода - черезгруппу 31 адресных входон устройства,информация о приоритетах, маскирующиекоды и пр. подается в виде одного слона данных на информационные входы 3035устройства. Затем производится записьсоответствующей информации в регистры 6 и 7 через входы 35 и 36,После указанных процедур производится пуск устройства подачей соответствующего сигнала на пусковой вход 32устройства. В этом случае триггер 5устанавливается в единичное состояние, открывая своим выходным сигналом элементы И 8 и 9, и тактовые сиг -налы через тактовый вход 34 устройства начинают поступать на входы элементов И 8 и 9 и регистр 42 коммутатора 38.Тактовые сигналы, проходя через50открытый элемент И 9, поступают насчетный вход счетчика 4, переводя егов очередное состояние. Таким образом,счетчик производит последовательныйопрос ячеек блока 3 памяти, информация с выхода которого поступает на55входы схем 12, 15 и 16 сравнения ирегистров 13 и 14. Кроме того, код сныхода счетчика 4 поступает на вход дешифратора 40, который производитпоследовательный опрос ныходон регистра 42 запросов, открывая соответствующие элементы И 39.При наличии запросов соответствующие сигналы с выходов регистра 42 поступают через соответствующие элементыИ 39 и через элемент ИЛИ 41 на входыэлементов И 17 и 18, открывая последний по соответствующим входам. Эле-,мент И 17 также открыт по другим входам, если выполняются следующие условия: схема 16 сравнения обнаруживает,что маскирующая часть управляющегослова не соответствует коду маски,записанному в регистре 7, схема 12сравнения обнаруживает, что приоритетопрашиваемого абонента, находящегосяв соответствующей части управляющегослова, выше приоритета, записанногов регистре 13, схема 15 сравнения обнаруживает, что запрос является приоритетным. Т. е. соответствующая частьуправляющего слова совпадает с кодом,записанным н регистр 6. При совпадении этих условий тактовый сигнал, проинвертировавшись и пройдя через элемент И 8, проходит, а затем черезэлемент И 1 записывает сигнал запроса в регистр 1 9, сбрасывает триггер25 или подтверждает его нулевое состояние, записываетв регистр 13 приоритет нового запроса и устанавливаеттриггер 26 в единичное состояние,выходной сигнал которого формирует навыходе 2 сигнал прерывания.Счетчик 4 продолжает перебор запросов абонентов, не дожидаясь реакцииобслуживающей ЭВМ. Если до прихода отобслуживающей ЭВМ сигнала подтверждения прерывания на вход 37 обнаруженеще один незамаскированный запрос напрерывание с более высоким приоритетом, то в регистр 13 записан этот приоритет, Запросы с меньшим приоритетом игнорируют,После того, как обслуживающее устройство выставляет на вход 37 сигналподтверждения прерывания, триггер 26сброшен и сигнал прерывания с выхода2 снят. Кроме того, сигналом подтверждения прерывания установлен в единичное состояние триггер 25, выходнойсигнал которого открывает элементы Игруппы 20. Это приводит к Формированию сигнала ответа. на соответствующемвыходе группы 10 устройства из записанного н регистре 19 сигнала запро 1580365 6са, обслуживающая ЭВМ считает информацию о номере абонента с выходов группы 10 устройства и переходит на программу обслуживания. Абонент, получив сигнал ответа с выходов группы 10 устройства, переходит на режим обслуживания.Кроме того, в это же время дешифратор 40 может опросить запрос на 10 внеприоритетное обслуживание, т. е, обслуживание, не требующее вмешательства обслуживающей ЭВМ. Условия тако - го запроса следующие: имеется запрос на обслуживание, тогда элемент И 18 от крыт выходным сигналом элемента ИПИ 41, схема 16 сравнения обнаруживает, что маскирующая часть управляющего слова не соответствует коду маски, записанному в регистре 7. Схема 15 20 , сравнения обнаруживает, что запрос является внеприоритетным, т.е. соответствующая часть управляющего слова не совпадает с кодом, записанным в регистре 6. При совпадении этих условий элемент И 17 закрыт выходным сигналом схемы 15 сравнения, а элемент И 18 открыт. Тогда проинвертированный тактовый сигнал с выхода элемен - та И 8 проходит через элемент И 18, 30 записывает в регистр 14 информационную часть управляющего слова и устанавливает триггер 27 в единичное состояние, Сигнал с прямого выхода триггера 27 разрешает работу дешифратора 24, на соответствующем выходе которо.го;появляется информационный сигнал, поступающий на выход 1 группы устройства, Кроме того, сигнал с инверсного выхода триггера 27, задержавшись 40 элементом 28 задержки на время, необходимое для записи информации в регистр 14 и установки триггера 27 в устойчивое единичное состояние, закрывает элемент И 18, предотвращая дальнейшее изменение информации в регистре 14, Соответствующее обслуживающее устройство,плучив информацию с выхода 1 группы, начинает обслуживание абонента, выставившего внеприори тетный запрос, и выставляет сигнал подтверждения информации на вход 11 устройства, Этим сигналом произведен сброс триггера 27 в нулевое состояние, что вызывает открытие элемента И 18 по соответствующему входу и запрещения работы дешифратора 24, который снимает сигнал информации с соответствующего выхода 1 группы, После этого возможно повторное внеприоритетное обслуживание,По окончании приоритетного обслуживания обслуживающая ЭВМ производитначальную установку устройства, подавсигнал сброса на вход 33 устройства,а абонент снимает сигнал запроса, Затем ЭВГ 1 осуществляет пуск устройства,подав соответствующий сигнал на вход32 устройства. Если во время обслуживания абонента появится приоритетныйзапрос с более высоким приоритетом,чем обслуживаемый, то работа устройства происходит описанным выше образом. При этом сброс триггера 25 вызывает закрытие элементов И группы 20и снятие соответствующего сигнала ответа с выхода группы 10. Абонент, лишившийся сигнала ответа, переходит врежим ожидания, не снимая сигнала запроса. Обслуживающая .ЭВМ сохранит необходимую информацию о предыдущем обслуживании и переходит к обслуживаниюболее приоритетного запроса. По окончании обслуживания этого запроса обслуживающая ЭВМ производит начальнуюустановку устройства и ожидает следующего прерывания.Получив прерывание, обслуживающаяЭВМ выдает сигнал подтверждения прерывания и сравнивает информацию о последнем приостановленном обслуживаниис информацией, снимаемой с выходагруппы 10. Если устанавливается, чтосигнал ответа соответствует абоненту,обслуживание которого прервано последним, то это обслуживание продолжается до окончания обслуживания или доочередного прерывания более приоритетного запроса. Если устанавливается,что сигнал ответа не соответствуетабоненту, обслуживание которого прервано последним, то очевидно, этот сигнал ответа соответствует абоненту сболее приоритетным запросом, обслуживание которого ЭВМ и начинает, Дальнейшая работа устройства продолжаетсяописанным выше образом.Формула изобретения1, Устройство для обработки запросов, содержащее блок памяти, счетчик, первый триггер, первую схему сравне-, ния, два регистра, два элемента И,коммутатор, дешифратор, причем группа информационных входов блока памяти является группой информационных входовустройства, группа информационных входов. счетчика является группой адресных входов устройства, выходы счетчика соединены с группой адресных входов коммутатора и блока памяти, выходы5 которого соединены первой группой входов первой схемы сравнения и с информационными входами первого и второго регистров, выходы первого регистра соединены с вторыми входами первой схемы сравнения, выход которой соединен с первым входом первого элемента И, второй вход которого соединен с выходом коммутатора и с первым прямым 15 входомвторого элемента И, второй прямой вход которого соединен стретьим входом первого элемента И, четвертый вход которого соединен с инверсным входом второго элемента И, вход запи О си первого регистра соединен с входом установки в "1" первого триггера, вы-ход которого является выходом прерывания устройства, выходы второго регистра соединены с входами дещифрато ра, группа выходов которого является группой информационных выходов устройства, группа информационных входов коммутатора является запросными входами устройства, о т л и ч а ю щ е - ЗО е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения режима обслуживания независимых абонентов, в него введены третий, четвертый и пятый регистры, второй и третий триггеры, третий и четвертый элементы И, группа элементов И, четыре элемента ИЛИ,вторая и третья схемы сравнения, элемент задержки, причем группа выходов ком О мутатора соединена с группой информационных входов третьего регистра, каждый выход группы выходов которого соединен с первым входом одноименного элемента И группы, выходы которых яв ляотся группой ответных выходов устройства, вход установки в "1" второго триггера является входом запуска устройства, выход второго триггера соединен с прямым входом третьего элемента И и с первым входом четвертого элемента И, выход которого соединен со счетным входом счетчика, тактовый вход устройства соединен с управляющим входом коммутатора, с пря 55 мым входом третьего элемента И и с вторым входом четвертого элемента И, выход третьего элемента И соединен с пятым входом первого элемента И и с третьим прямым входом второго элемента И, выход которого соединен с входом записи второго регистра и с входом установки в "1 " третьего триггера, прямой выход которого соединен с входом управления дешифратора, выход первого элемента И соединен с входом записи третьего регистра, с первым входом первого элемента ИЛИ и с входом установки в "1" первого триггера, вход сброса устройства соединен с входами сброса коммутатора, второго триггера, первого и третьего регистров, с вторым входом первого и с первыми входами второго и третьего элементов ИЛИ, выход третьего элемента ИЛИ соединен с входом сброса третьего триг-. гера, инверсный выход которого через элемент задержки соединен с четвертым прямым входом второго элемента И, второй вход третьего элемента ИЛИ является входом подтверждения информации устройства, вход подтверждения прерывания устройства соединен с входом установки в "1" четвертого триггера и с вторым входом второго элемента ИЛИ, выход которого соединен с входом сброса первого триггера, выход второго элемента ИЛИ соединен с входом сброса первого триггера, выход четвертого триггера соединен с вторыми входами элементов И группы, информационные вхОды четвертого регистра являются группой входов приоритетного значения устройства, выходы блока памяти соединены с первыми входами второй и третьей схем сравнения, выходы четвертого регистра соединены с вторыми входами второй схемы сравнения, выход которой соединен с инверсным входом второго элемента И, выходы пятого регистра соединены с вторыми входами третьей схемы сравнения, выход которой соединен с вторым прямым входом второго элемента И, информационные входы пятого регистра являются группой входов маски устройства, входы записи счетчика и четвертого и пятого регистров включены в группу адресных входов устройства.2, Устройство по п.1, о т л и ч аю щ е е с я тем, что коммутатор содержит регистр, дешифратор, группу элементов И, элемент ИЛИ, причем группа информационных входов регистра является группой информационных входов коммутатора, группа входов дешифратора является группой адресных входовкоммутатора, каждый выход дешираторасоединен с первым входом одноименногоэлемента И группы, выходы которых являются группой выходов коммутатора исоединены с входами элемента ИЛИ, выход которого является выходом коммутатора, второй вход каждого элементаИ группы которого соединен с выходомодноименного разряда регистра, тактовый вход и вход сброса которого являются управляющим входом и входомсброса коммутатора соответственно.1580365. Составитель М.Кудряшевбер Техред А.Кравчук ектор Т.Пали едактор Г 2013 Тираж 571 Подписное Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., д, 4/5Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 10