Устройство для передачи и приема сигналов

3 150111Коды команд подаются на вторые информационные входы коммутатора 1,который осуществляет преобразование параллельного кода в последовательный при подаче сигналов управления с выхода счетчика 2 на первый.(управляющий) вход коммутатора 1. До прихода сигнала запуска на втором (прямом) выходе триггера 5 установлена "1", а 10 на первом (инверсном) - "0", тем самым запрещается счет импульсов с ге" нератора 7, поступающих на тактовый вход счетчика 2, и одновременно запрещается прохождение тактовой часто" 15 ты через элементы И 9 и 10, которые используются для управления работой транзисторов амплитудного модулятора 11. На фиг.Зо, показан код, который передают в приемную часть, а на 20 фиг.ЗД" - тактовая частота, поступающая на вход счетчика 2. При поступлении сигнала запуска (фиг.ЗЬ) на вход элемента И 3 тактовый импульс, который подается на другой вход элемента, устанавливает положительным перепадом триггер 5 (по С-входу) в состояние, при котором на втором выходе установлен "0", а на первом - "1", тем самым разрешается счет импульсов 30 счетчиком 2 и прохождение тактовой частоты через элементы И 9 и 10,поскольку на других входах этих элемен 1тов установлена "1" (фиг.3).Коммутатор 1, преобразуя парал лельный код команды в последовательный, управляет работой ключа 4, который меняет напряжение питания модулятора 11 (фиг.33), Одновременно на базы транзисторов амплитудного 40 модулятора 11 поступают сигналы управления (фиг.З е и), поэтому на его выходе формируется амплитудно модулированный сигнал, причем единичный символ кода команды передают пе риодом частоты с увеличенной амплитудой, а нулевой - с уменьшенной (фиг.З ф . По окончании передачи команды на выходе счетчика 2 формируется сигнал, который запускает форми рователь 6 импульсов и формирует импульс, устанавливающий по первому входу триггер 5 в первоначальное состояние, тем самым передающая часть подготовлена к передаче следующей ко мандь 1 телеуправления. Команда телеуправления, пройдя по двухпроводной линии связи, поступает на вход дифференциального усилителя 15 (фиг.2) приемной части, который служит для подавления синфазных помех и развязки приемной части с линией связи, С выхода дифференциального усилителя 15 команда поступает на вход ФНЧ 14, который подавляет высокочастотные помехи и выделяет первую гармонику сигнала, в результате чего команда приобретает вид, показанный нафиг.4 ю, Формирователь 13 тактовых импульсов формирует из принятой команды последовательность прямоугольныхимпульсов (фиг.4 б), причем для предотвращения появления ложных импульсов за счет шумов в линии связи формирователь 13 тактовых импульсов выполнен с гистерезисом, верхний порог срабатывание его больше нулевого напряжения,а нижний в мень (фиг.4 й). Одновибратор 12 формирует импульсы, инвертированные по отношению к импульсам на выходе формирователя 13 (фиг,4 Ь). Формирователи 18 и 19 формируют короткие импульсы по передним фронтам прямоугольных (тактовых) последовательностей, выделенных из команды (фиг.4 ь, д), и которые затем используются для сброса по первым входам триггеров 21 и 20. Амплитудные компараторы 16 и 17 срабатывают соответственно при превышении +Пи -П и р (фиг.4 а) и устанавливают триггера 21 и 20 в единичные состояния. На выходе триггеров 21 и 20 формируются сигналы,показанные соответственно на фиг,4 е иЭти сигналы подаются соответственно на регистры 22 и 23 сдвига, где происходит их сдвиг под воздействием соответствующих тактовых последовательностей. После окончания сдвига в регистрах 22 и 23 оказываются записанными команды, вьделенные из положительных и отрицательных полуволн амплитудно-модулированного сигнала (фиг.4 и и). Команды с выходов регистров 22 и 23 сдвига поступают соответственно в блоки 25 и 26 контроля, которые осуществляют. контроль по четности полученных команд. Если условие четности соблюдено, то блоки 25 и 26 контроля вьдают сигналы, которые воздействуют соответственно на коммутаторы 24 и 27, что приводит к появлению на выходах коммутаторов кодов команд, которые затем сравниваются блоком 28 сравнения. При сов-,падении команд он формирует сигнал,который воздействует на коммутатор 29,в результате чего на выходе коммута"тора 29 формируется код команды, который поступает с выхода коммутатора 27.Генератор 34 генерирует частоту,поступающую на вход счетчика 35,на вьходе которого формируются коды, 1 Оуправляющие работой блока 36 памятии коммутатора 33. Кодовые комбинации,хранящиеся в блоке 36 памяти, постукают на вход блока 31 сравнения, надругой вход которого подается код 15принятой команды, При совпадении кодапринятой команды и кода, хранящегося в блоке 36 памяти, блок 31 формирует импульс управления, поступающийна вход коммутатора 33 и который подвоздействием кода с выхода счетчика35 оказывается распределенным нанаправление (выход), соответствующеекоду команды, Время, в течение которого производится сравнение кодов 25Тблоком 31 и формирование импульса управления, показано нафиг,4 л. Импульс управления запускаетформирователь 30, который обнуляетрегистры сдвига 22 и 23 и подготавли- З 0вает устройство к приему новой команды; Формирователь 32 сигнала "Запрет" формирует сигнал, который,воздействуя на коммутатор 33, запрещает прохождение импульсов управления на выход приемной части во время приема команды (фиг.4 ),Если в командах, выделенных иэ положительных и отрицательных полупериодов амплитудно-модулированного 40сигнала, блоки 25 и 26 контроля обнаруживают ошибки, то коммутаторы 24и 27 формируют на выходах запрещенную кодовую комбинацию (комбинацию,отсутствующую в блоке 36 памяти). 45Коммутатор 29 аналогичным образомформирует запрещенную кодовую комбинацию при несовпадении кодов на входах блока 28,35 Устройство для передачи и приема сигналов, содержащее на передающей стороне генератор, первый, второй и третий элементы И, триггер, формиро" ватель импульсов и ключи, на прием" ной стороне - генератор, первый,второй триггеры, формирователь такто 50Формула изобретения вых импульсов, о т л и ч а ю щ ее с я тем, что, с целью упрощенияустройства, в него введены на передающей стороне счетчик, коммутатор,инвертор и амплитудный модулятор, выход генератора подключен к первымвходам первого и второго элементов И,счетчика и через инвертор к первомувходу третьего элемента И, выход которого соединен с первым входом амплитудного модулятора, первый выходсчетчика подключен через формирователь импульсов к первому входу триггера, первый выход которого соединенс вторыми входами третьего и второгоэлементов И, выход последнего иэ которых подключен к второму входу амплитудного модулятора, выход первогоэлемента И соединен с вторым входомтриггера, второй выход которого подключен к второму входу счетчика,второй выход которого соединен с первым входом коммутатора, выход которого подключен к входу ключа, выходкоторого соединен с третьим входомамплитудного модулятора, выход которого подключен к линии связи, второйвход первого элемента И является входом запуска устройства, вторые входыкоммутатора являются информационнымивходами устройства, на приемной стороне введены дифференциальный усилитель, фильтр низких частот, одновибратор, первый и второй компараторы,первый, второй и третий формирователи импульсов, первый и второй регистры сдвига, первый и второй блокиконтроля четности, первый, второй,третий и четвертый коммутаторы, формирователь сигнала запрета, первыйи второй блоки сравнения, счетчик,блок постоянной памяти, выход дифференциального усилителя соединен через фильтр низких частот с входамипервого, второго компараторов и формирователя тактовых импульсов, выходкоторого подключен к первому входупервого регистра сдвига и к входамформирователя сигнала запрета, первого формирователя импульсов и одновибратора, выход которого соединенс первым входом второго регистрасдвига и через второй формировательимпульсов с первым входом первоготриггера, выход которого подключенк второму входу второго регистрасдвига, выход первого формирователяимпульсов соединен с первым входомвторого триггера, выход которого подключен к второму входу первого регистра сдвига, выход которого соединен с первым входом первого коммутатора и с входом первого блока конт 5 роля четности, выход которого подключен к второму входу первого коммутатора, выход которого соединен с первым входом первого блока сравнения, выход которого подключен к первому входу второго коммутатора, вы" ход которого соединен с первым входом второго блока сравнения, выход которого подключен к первому входу третьего коммутатора и через третий формирователь импульсов к третьим входам первого и второго регистров сдвига, выход последнего из которых соединен с первым входом четвертого коммутатора и через второй блок контроля четности с вторым входом четвертого коммутатора, выход которого подключен к вторым входам первого блока сравнения и второго коммутатора, выходы первого и второго компараторов соединены с вторыми входами соответственно первого и второго триггеров, выход генератора подключен к входу" счетчика, выход которого соединен с вторым входом третьего коммутатора и через блок .постоянной памяти с вторым входом второго блока сравнения, выход формирователя сигнала запрета подключен к третьему входу третьего коммутатора, выходы которого являются выходами устройства, линия связи соединена с входом диФференциального усилителя.1501118 и оставитель И. Артамоновехред И, Дндык Корре едактор е Васильева одписно и ГКНТ С Производственно"издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Закаэ 4874/48 Тираж 518 ВНИИПИ Государственного комитета 113035Москва, Ж