Цифровой фазометр

/00 1)4 С 01 ЕТЕ В ием ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ОПИСАНИЕ ИЗО АВТОРСКОМУ СВИДЕТЕЛЬ(57) Изобретение может быть использовано в информационно-измерительныхсистемах и является усовершенствова"н изобретения по авт.св. В 1112309.Цель изобретения - получение достоверных результатов измерения разности фаэ при ее флюктуациях. Поставленная цель достигается введением вфазометр последовательно соединенньм делителя 15, первого регистра 16 и второго регистра 27, а также последовательно соединенных блока 29 преобразования частоты, формирователя 3, счетчика 13, блока 28 памяти, блока 17 вычитания, квадратора 18, накапливающего сумматора 19, второго делителя 20, блока 21 извлечения квадратного корня и компаратора 22, последовательно соединенных компаратора 25, элемента И 8 и элемента 26 задержки, выход которого соединен с входами накопительного сумматора непосредственно и через элемент И 9, второй вход которого соединен с выходом компаратора 25, вход которого а соединен. с входом делителя 15, выхоВ дом счетчика 13 и вторым входом де1458836 лителя 20. Выход формирователя 3 соединен с входами сброса ротора 16,накапливающего сумматора 19 и счетчика 14, С-вход которого соединен свыходом элемента И 8, а выход - свходами блока 24 дополнительного кода, выходом соединенного с вторымвходом компаратора 25 и блока 28памяти, третий вход которого соеди"нен с выходом делителя 15, второй1 Изобретение относится к измерительной технике, связанной с измерением разности фаз двух электрическихколебаний, и может быть использовано5 в информационно-измерительных и ра-диотехнических системах для измерения разности фаз в присутствии быстрых фазовых флюктуаций. 10Цель изобретения - повышение быстродействия получения достоверных результатов измерения разности фаз при ее флюктуациях.На фиг. 1 представлена функциональная схема устройства; на фиг. 2 - временные диаграммы, поясняющие его работу.Цифровой фазометр содержит первый 1, второй 2 и третий 3 формирователи 20 КБ-триггер 4 и счетный триггер 5, первый 6, второй 7, третий 8 и четвертый 9 элементы И, элемент ИЛИ 10, реверсивный счетчик 11, клемму 12 генератора .счетных импульсов, первый 25 13 и второй 14 счетчики, последовательно соединенные первый делитель 15, первый рагистр 16., блок 17 вычитания, квадратор 18, накапливающий сумматор 19, второй делитель 20, 30 блоки 21 извлечения квадратного корня и первый компаратор 22, второй вход которого подключен к шине 23 записи, последовательно соединенные блок 24 дополнения кодаи второй компаратор 25, а также элемент 26 задержки, второй регистр 27, блок 28 памяти, блок 29 преобразования частоты, первый и второй выходы которого подключены соответственно к вхо; дам формирователей 1 и 2 и клемму вход регистра 27 соединен с выходомкомпаратора 22. Введенная совокупность элементов позволяет преобразовать частоту входных сигналов в постоянную, а также постоянно контролировать значение погрешности измерения путем статической обработки результатов и остановить измерение п:.достижении заданного значения погрешности, 2 ил 43 измерительного временного интервала. Вход третьего формирователя 3 соединен с входом второго формирователя 2, входы реверсивного счетчика 11 соединены соответственно с выходами элементов И 6 и 7, первые входы которых соединены соответственно с прямым и инверсным выходами КБ-триггера 4, вторые входы элементов И 6 и 7 соединены с клеммой 43 измерительного временного интервала, выходом первого компаратора 22 и управляющим входом второго регистра 27, третьи входы элементов И 6 и 7 соединены с клеммой 12 генератора счетных импульсов, а четвертые - с выходом счетного триггера 5, вход которого подключен к выходу элемента 10 ИЛИ. Первый вхбд элемента ИЛИ 10 соединен с выходом первого форми -. рователя 1 и с Б-входом КБ-триггера 4, а второй вход элемента ИЛИ 1 О соединен с выходом второго формирователя 2 и К-входом КБ-триггера 4, Выход третьего формирователя З,соединен с С-входом первого счетчика 13, установочными К -входами второго счетчика 14 и накапливающего сумма" тора 19 и управляющими входом первого регистра 16. Выход второго компа"ратора 25 соединен с первым входом третьего элемента И 8, второй вход которого подключен к клемме 12 генератора счетных импульсов, а выход соединен с С-входом второго счетчика 14 и параллельно через элемент 26 задержки подключен к прямому входу четвертого элемента И 9 и первому управляющему. входу накапливающего сумматора 19. Второй управляющий40 Таким образом, определяется цифровой код среднего значения измеряемой фазы по окончании каждого 1-го периода сигнала (фиг. 2 а) 3 14588 вход накапливающего сумматора 19 соединен с выходом четвертого элемента И 9, инверсный вход которого подключен к выходу второго компаратог:. ра 25.Вход блока 28 памяти соединен с выходом первого делителя 15, первыми входами подключенного к выходу реверсивного счетчика 11, а вторыми - к 10 выходу первого счетчика 13, вторым входам второго делителя 20 и второго компаратора 25, а также к адресному входу записи блока 28 памяти, адресный вход считывания которого соединен с выходами второго счетчика 14 и входом блока 24 дополнения кода, выход блока 28 памяти соединен с вторым входом блока 17 вычитания. Выходы первого регистра 16 подключены к 20 входам второго регистра 27, выход ко+ торого является выходом цифрового фазометра. При этом первый и второй входы блока 29 преобразования частоты являются соответственно первым и 25 вторым входами цифрового фазометра,В состав блока 29 преобразования частоты входят последовательно соединенные первый смеситель 30, первый фильтр 31, второй смеситель 32 и 30 первый УПЧ 33, последовательно соединенные третий смеситель 34, второй . фильтр 35, четвертый смеситель 36 и второй УПЧ 37, последовательно соединенные усилитель 38, пятый смеситель35 39 и третий фильтр 40, а также первый и второй гетеродины 41 и 42. Выход первого гетеродина 41 подключен к управляющим входам первого и третьего смесителей 30, 34, выход второго гетеродина 42 подключен к управляю- . щему входу пятого смесителя 39, выход третьего фильтра 40 подключен к управляющим входам второго и четвертого смесителей 32 и 36, а вход усили теля 38 соединен с выходом второго фильтра 35. Входы смесителей 30 и 34 являются соответственно первым и вторым входами блока 29 преобразования частоты, первым и вторым выходами которого являются соответственно вы-; ходы УПЧ 33 и 37.1 364Блок 29 путем двойного преобразования частоты обеспечивает формирование на первом и втором выходах соответственно опорного и измеряемогосигналов промежуточной частоты, равной частоте второго гетеродина 42,которая не зависит от частоты вход"ного сигнала. При этом разность фаэсигналов на промежуточной частотеравна разности фаэ между опорным иизмеряемым входными сигналами. Этимобеспечивается возможность работыустройства в широком частотном диапазоне входных сигналов.Опорный сигнал промежуточной частоты с первого выхода блока 29 поступает на вход формирователя 1. На входы формирователей 2 и 3 подается измеряемый сигнал (фиг. 2 а) промежуточной частоты с второго выхода блока 29,Формирователи 1 и 2, триггеры 4 и5. элементы И 6 и 7 и элемент ИЛИ 10,обеспечивают формирование временныхинтервалов, соответствующих разностифаз ц , измеряемого и опорного сигналов в каждом 1-м периоде, и заполнение этих интервалов счетными импульсами, поступающими с клеммы 12генератора счетных импульсов соответственно через элементы И 6 и 7 навычитающий и суммирующий входы реверсивного счетчика 11. С выхода реверсивного счетчика 11 цифровой код, соответствующий сумме значений фазизмеренных в каждом 1-и периоде, поступает на первый выход делителя 15,где делится на количество периодовсигнала, которое определяется счетчиком 13 по числу импульсов, поступивших иа его вход с выхода формирователя 3 (фиг. 2 б), и в виде цифрового кода с выхода счетчика 13 подается на второй вход делителя 15. Импульсы с выхода формирователя 3(фиг. 2 б) формируются по концу каждого 1-го периода сигнала.Устройство работает следующим образом.На первый и второй входы блока 29. преобразования частоты поступают соответственно опорный и измеряемый сигналы. Я, + Ц) ц,1 е3 Полученное среднее значение фазыц записывается в регистр 16 и вблок 28 памяти, на адресный вход эа 1458836в процессе измерения позволяет повысить оперативность измерений.Ф о р м у л а изобретенияЦифровой фазометр по авт, св, У 1112309, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия полученных достоверных результатов измерения разности Фаз при ее флюктуациях, в него введены блок преобразования частоты, первый и второй выходы которого подключены соответственно к входам первого и второго формирователей, последова" тельно соединенные третий формиро" ватель и первый счетчик, причем вход третьего формирователя подключен к входу второго Формирователя, последовательно соединенные первый делитель, первый регистр, блок вычитания, квадратор, накапливающий сумматор, второй делитель, блок извлечения квадратного корня и первый компаратор, второй вход которого подключен к шине записи, а выход соединен с клеммой измерительного временного интервала, последовательно соединенные блок дополнения кода, второй компаратор, третий элемент И, элемент задержки, выход которого соединен с первым управляющим входом накапливающего сумматора,а также четвертый элемент И, выходом подключенный к35 второму управляющему входу накапливающего сумматора, прямым входомк выходу элемента задержки, а инверсным входом - к выходувторогокомпаратора, второй счетчик, второйрегистр и блок памяти, входы которого соединены с выходами первого делителя, первыми входами подключенногок выходам реверсивного счетчика, авторыми - к выходам первого счетчика,вторым входам второго делителя, второго компаратора и адресным входамзаписи блока памяти, адресные входысчитывания которогЬ соединены,с выхо;дами второго счетчика и входами блока дополнения кода, а выходы блокапамяти соединены с вторыми входамиблока вычитания, при этом второйвход третьего элемента И подключенк клемме генератора счетных импульсов, а выход - к счетному входу второго счетчика, установочный вход которого соединен с выходом третьегоформирователя, управляющим входомпервого регистра и установочным вхо".дом накапливающего сумматора, причемвходы второго регистра соединены свыходами первого регистра, управляющий вход второго регистра подключенк выходу первого компаратора, а выход второго регистра соединен с выходами шины цифрового Фазометра, первая и вторая входные клеммы которогосоединены соответственно с первым ивторым входами блока преобразованиячастоты.1458836 Составитель М. КабановаТехред Л.Сердюкова Корректор С. Че Редактор линс Т СССР нно-полиграфическое предприятие, г. Ужгород, ул. Проект Произ аказ 368/51НИИПИ Госуда Тиражвенного комитета113035, Москва, Ж 1изоб 5, Ра Подписноениям и открытиям при Г ая наб., д. 4/5