Умножитель частоты следования импульсов

Изобретение относится к импульснойтехнике и может быть использовано длявосстановления и синтеза частот всистемах автоматики и обработки дан 5ных, а также в измерительных устройствах.Целью изобретения является повышение точности отработки фазы выходногосигнала и повышение надежности устройОства путем запрета подстройки фазывыходного сигнала в заданном интервале ее отклонений, формирования импульсов, подаваемых на входы фазового детектора, с малыми передними фрон 15тами, повышения точности Фазового детектора и устранения помех на еговыходах,На фиг. 1 приведена электрическаяструктурная схема предлагаемого ум Оножителя частоты следования импульсов; на фиг. 2 - Фазовый детектор.Умножитель частоты .следованияимпульсов содержит Фазовый детектор1, первый и второй элементы И 2 и 3, 25элемент ИЛИ 4, третий элемент И 5,делитель 6 частоты, двоичный счетчик7, первый инвертор 8, первый триггер9, второй инвертор 10, четвертый эле.мент И 11, реверсивный счетчик 12, ЗОрегистр 13 хранения, цифроаналоговыйпреобразователь 14, генератор 15 импульсов, выходную шину 16, первый ивторой формирователи 17 и 18, третийинвертор 19, второй триггер 20 ивходную шину 21, при этом первый ивторой выходы Фазового детектора 1соединены с. первыми входами соответственно первого и второго элементовИ 2 и 3 и с первым и вторым входами 4 Оэлемента ИЛИ 4, выход которого соединен с вторым входом третьего элемента И 5, первый вход которого соединенс вторым выходом делителя 6 частоты,а выход - со счетным входом двоичного дсчетчика 7, выход которого соединенс входом третьего инвертора 19, выходкоторого соединен с первым входомтриггера 20, второй вход которого соединен с вьпсодом второго инвертора 1 О,а выход - с первым входом четвертогоэлемента И 11, второй вход которогосоединен с третьим выходом делителя 6частоты, а выход - с вторыми входамипервого и второго элементов И 2 и 3,выходы которых соединены соответственно с входами суммирования и вычитания реверсивного счетчика 12, выходы разрядов которого соединены с информационными входами регистра 13 хранения и цифроаналогового преобразователя 14, выход которого соединен с входом генератора 15 импульсов, выход которого соединен с выходной шиной 16 и входом делителя 6 частоты, первый выход которого соединен с входом первого формирователя 17, выход которого соединен с входом установки в нуль двоичного счетчика 7, с входом второго инве.ртора 10 и с вторым входом фазового детектора 1, первый вход которого соединен с выходом второго формирователя 18, с входом синхронизации регистра 13 хранения и с входом первого инвертора 8, выход которого соединен с вторым входом первого триггера 9, первый вход которого соединен с выходом заема, а выход - с входом предварительной установки реверсивного счетчика 12 информационные входы которого соединены с выходами регистра 13 хранения, вход второго Формирователя 18 соединен с входной шиной 21.фазовый детектор 1 содержит первый и второй триггеры 22 и 23, первыи, второй, третий и четвертый элементы И-НЕ 24-27 и первый и второй элементы И 28 и 29, выходы которых соединены соответственно с первым и вторым выходами фазового детектора 1, первый и второй входы которого соединены с С-входами соответственно первого и второго триггеров 22 и 23, К-входы которых соединены с первыми входами первого и второго элементов И 28 и 29, с первым входом первого элемента ИНЕ 24 и с выходом второго элемента И-НЕ 25, первый вход которого соединен с выходом первого элемента И-НЕ 24, второй вход которого соединен с выходом третьего элемента И-НЕ 26, первый вход которого соединен с вторым входом первого элемента И 28 и с прямым выходом первого триггера 22, инверсный выход которого соединен с первым входом четвертого элемента И-НЕ 27 и с вторым входом второго элемента И 29,третий вход которого соединен с вторым входом третьего элемента И-НЕ 26 и с прямым выходом второго триггера 23, инверсный выход которого соединен с третьим входом первого элемента И 28 и с вторым входом четвертого элемента И-НЕ 27, выход которого соединен с вторым входом второго элемента И-НЕ 25.14033Устройство работает следующим образом.В исходном состоянии триггеры 22 и23 детектора 1 находятся в состояниилогического нуля, сигнал обнуленияна К-входах этих триггеров отсутствует, так как сигналы логической единицы с инверсных выходов триггеров22 и 23 через элемент И-НЕ 27 устанавливают на выходе элемента И-НЕ 25сигнал логической единицы. На первоми втором выходах детектора 1 сигналыуправления отсутствуют, так как входы элементов И 28 и 29 соединены с 15прямыми выходами триггеров 22 и 23.При появлении на первом входе детектора 1 импульса входной частотыс выхода формирователя 18, триггер22 переключается в единичное состояние, сигнал логической единицы с егопрямого выхода поступает на второйвход элемента И 28, на третьем входекоторого присутствует сигнал логической единицы с инверсного выхода триггера 23, в результате этого на первомвыходе детекторапоявляется сигналлогической единицы. Появившийся импульс на втором входе детектора 1 свыхода формирователя 17 переключит 30в единичное состояние триггер 23,сигнал логического нуля с инверсноговыхода которого поступает на третийвход элемента И 28, на первом выходедетектора 1 устанавливается сигналлогического нуля.Таким образом, на первом выходедетектора 1 формируется импульс, дли"тельность которого определяется разностью фаз импульсов, поступающих 40на его входы. Сигналы логической единицы с прямых выходов триггеров 22 и23 через элемент И-НЕ 26 воздействуют на элемент И-НЕ 24 КЯ-триггера,образованного элементами И-НЕ 24 и 4525, и на выходе элемента И-НЕ 25 фор. мируется сигнал обнуления, поступающий на К-входы триггеров 22 и 23, которые переключаются в исходное (нулевое) состояние и на первые входы элементов И 28 и 29, запрещая прохождение импульсов помех на выходы детекто.ра 1, которые могут возникнуть в момент обнуления триггеров,Рассмотрим случай, когда уход фазы 55выходного сигнала больше выбраннойзоны запрета подстройки. Сформированный импульс с первого выхода детектора 1 поступает через элемент 4 на вто 56 4рой вход элемента И 5, разрешая прохождение импульсов с второго выхода делителя 6 на счетный вход счетчика 7, Ширина зоны запрета подстройки фазы определяется разрядом, к выходу которого подключен инвертор 19, и длительностью.периода сигнала на втором выходе делителя 6, Через два периода частоты, поступающей на счетный вход счетчика 7 (если инвертор 19 подключен к выходу второго разряда), сигнал с выхода счетчика 7 через инвертор 19 установит триггер 20 в единичное состояние, сигнал логической единицы с выхода которого разрешит прохождение импульсов с третьего выхода делителя 6 через элемент И 11 на второй вход элемента И 2 и при наличии на его первом входе сигнала разрешения с первого выхода детектора 1,импульсы поступают на суммирующий вход счетчика 12, .Импульс с выхода формирователя 1 снимает сигнал разрешения на первом выходе детектора 1, запрещая прохождение импульсов на суммирующий вход счетчика 12 через элемент И 2, устанавливает в нуль двоичный счетчик 7 и триггер 20, Сигнал логичес, - кого нуля запрещает прохождение импульсов через элемент И 11 с третьего выхода делителя 6 на второй вход элемента И 2. Код с выхода счетчика 12 поступает на входы преобразовате-ля 14, выходной сигнал которого, увеличиваясь, вызывает увеличение частоты следования импульсов генератора 15, и следующий импульс с выхода делителя 6 появится раньше, чем в предыдущем периоде, что приводит к уменьшению разности фаз сравниваемых частот. Этот процесс повторяется до тех пор, пока разность фаз сравниваемых частот не становится меньше зоны запрета подстройки фазы. Если уход фазы выходного сигнала находится в пределах зоны, заданной счетчиком 7, то сигнал разрешения на первом входе элемента И 2 будет снят раньше, чем на втором его входе появятся импульсЫ с третьего выхода делителя 6, код счетчика 12 остается неизменным, и таким образом, подстройка фазы выход" ного сигнала будет запрещена.Если импульс с выхода формирователя 17 появляется на втором входе детектора 1 раньше, чем импульс на его первом входе, то обнуляется счетчиктриггер 20 устанавливается в нуле 1403356вое состояние (если он находился вединичном состоянии), триггер 23 детектора 1 переключается в единичноесостояние, на втором выходе устанавливается сигнал логической единицы,а при появлении импульса на первомвходе детекторатриггер 22 такжепереключается в единичное состояние,сигнал на втором выходе фазового детектора 1 становится равным логическому нулю, в результате чего на втором ввтходе детектора 1 формируетсяимпульс, длительность которого определяется разностью фаз импульсов, 15поступающих на входы детектора 1. Сигнал обнуления воздействует на К-входытриггеров 22 и 23, детектор 1 возвращается в исходное состояниеРассмотрим случай, когда уход Фазы 20выходного сигнала больше выбраннойзоны запрета. Сформированный импульсс второго выхода детектора 1 поступает через элемент ИЛИ 4 на второй входэлемента И 5, разрешая прохождение 25импульсов с второго выхода делителя 6на счетный вход счетчика 7, черездва периода сигнал с выхода счетчика7 через инвертор 19 установит триггер20 в единичное состояние, сигнал логической единицы с выхода которогоразрешает прохождение импульсов с третьего выхода делителя 6 через эле,мент И 11 на второй вход элемента И 3,при наличии сигнала разрешения с вто- З 5рого выхода детектора 1 на первом,входе элемента И 3 импульсы поступаютна вычитающий вход счетчика 12. Импульс с выхода формирователя 18 снимает сигнал разрешения на второй выходе детектора 1, запрещая прохождение импульсов на вычитающий вход счетчика 12 через элемент И 3. Код с вы- .хода счетчика 12 поступает на входыпреобразователя 14, выходной сигналкоторого изменяясь вызывает уменьшение частоты следования импульсов генератора 15, следующий импульс с выхода делителя 6 появится позже, чемв предыдущем случае, что приводит куменьшению разности фаз сравниваемыхчастот. Этот процесс продолжается дотех пор, пока разность фаз сравниваемых частот не становится меньше зонызапрета подстройки фазы,55Если уход фазы выходного сигналанаходится в пределах зоны, заданнойсчетчиком 7, то сигнал разрешенияна первом входе элемента И 3 будет снят, на втором его входе не появятся импульсы с третьего выхода делителя 6, код счетчика 12 останется неизменным. Таким образом, подстройка фазы выходного сигнала запрещена.По каждому импульсу входной частоты в регистр 13 заносится выходной код счетчика 12, триггер 9 устанавливается в нулевое состояние, сигнал логической единицы с инверсного выхода которого не воспринимается счетчиком 12 и устройство работает так, как было описано ранеее. При пропадании импульсов входного сигнала на первом входе детектора 1 триггер 23 переключается в единичное состояние импульсом по второму входу, сигналы логической единицы с прямого выхода триггера 23 и инверсного выхода триггера 22 воздействуют на входы элемента И 29, на выходе которого формируется сигнал логической единицы, который поступает на первый вход элемента И 3 и через элемент ИЛИ 4 на второй вход элемента И 5, разрешая прохождение импульсов с выхода делителя 6 на, счетный вход счетчика 7. Выходной сигнал с выхода счетчика 7 через инвертор 19 устанавливает триггер 20единичное состояние, сигнал логи-" ческой единицы с выхода которого разрешает прохождение импульсов с третьего выхода делителя 6 через эле 1мент И 11 на второй вход элемента И 3, на первом входе которого уже есть сигнал разрешения, Импульсы с выхода элемента И 3 поступают на вычитающий вход счетчика 12, .содержимое которого начнет уменьшаться. При нулевом состоянии счетчика 12 на его выходе появится нулевой сигнал заема, который переключит триггер 9 в единичное состояние. Сигнал логического нуля с выхода триггера 9, воздействуя на установочный вход счетчика 12, занесет в него код из регистра 13, записанный в него последним импульсом входной частоты, и это состояние счетчика 12 сохраняется до появления импульсов входного сигнала, а генератор 15 будет выдавать ту частоту, которую он имел перед исчезновением входного сигнала.Если, например, появится ложный импульс на шине 21 в регистр 13 заносится выходной код счетчика 12, триггер 9 устанавливается в нулевое состояние, триггер 22 детектора 1 ус1403356 8рый переключит триггер 9 в единичноесостояние. Сигнал логического нуля синверсного выхода триггера 9, воздействуя на установочный вход счетчика12, занесет в него код из регистра 13и это состояние счетчика 12 сохранится до появления импульсов входногосигнала, а генератор 15 будет выда вать ту частоту, которую он имел перед исчезновением входных импульсов.При появлении импульсов входной частоты триггер 9 переключится в нулевоесостояние, сигнал логической единицы 15 с выхода триггера 9 не воспринимается счетчиком 12 и умножитель переходитв режим отслеживания фазы импульсовгенератора 15, При включении питанияначальной установки в нулевое состоя О ние счетчиков, триггеров, регистра иделителя не требуется, так как генератор 15 через несколько периодоввходной частоты подстраивается подчастоту опорного сигнала и умножитель25 переходит в режим отслеживания фазыимпульсов генератора 15,танавливается в единичное состояние,сигналы логической единицы с прямоговыхода триггера 22 и инверсного выхода триггера 23 установят на выходеэлемента И 28 сигнал логической единицы, который поступает на первыйуход элемента И 2 и через элементИЛИ 4 - на второй вход элемента И 5,разрешая прохождение импульсов с третьего выхода делителя 6 на счетныйвход счетчика 7. Выходной сигнал свыхода счетчика 7 через инвертор 19устанавливает триггер 20 в единичноесостояние, сигнал логической единицыс выхода которого разрешает прохождение импульсов с третьего выхода делителя 6 через элемент И 11 на второйвход элемента И 2, которые поступаютс выхода элемента И 2 на суммирующийвход счетчика 12. Но пришедший навторой вход детектора 1 импульс установит триггер 23 в единичное состояние, снимается сигнал логической единицы с первого выхода детектора 1,прекращая подачу импульсов счета через элемент И 2 на суюирующий входсчетчика 12. Сигналы логической единицы с прямых выходов триггеров 22 и23 воздействуют через элемент И-НЕ 26 30на КЯ-триггер (элементы И-НЕ 24 и 25),при этом формируется сигнал обнуления триггеров 22 и 23, Следующим импульсом, поступающим с первого выходаделителя 6 через формирователь 17,триггер 23 установится в единичноесостояние, сигналы логической единицыс инверсного выхода триггера 22 и прямого выхода триггера 23 установятна выходе элемента И 29 сигнал логи Оческой единицы, который поступает напервый вход элемента И 3 и через элементы ИЛИ 4 - на второй вход элементаИ 5, разрешая прохождение импульсовс делителя 6 на счетный вход счетчика 7, Выходной сигнал с второго выхода счетчика 7 через инвертор 19 устанавливает триггер 20 в единичное состояние, сигнал логической единицы свыхода которого разрешает прохождениеимпульсов с делителя 6 через элементИ 11 на второй вход элемента И 3, напервом входе которого уже есть сигналразрешения, и импульсы с выхода элемента И 3 поступают на вычитающийвход счетчика 12, содержимое которого начинает уменьшаться. При нулевомсостоянии счетчика 12 на его выходепоявится нулевой сигнал заема, котоФормула изобретения 1. Умножитель частоты следования импульсов, содержащий фазовый детектор, первый и второй выходы которого соединен с первыми входами соответственно первого с второго элементов И, выходы которых соединены соответственно с входами суммирования и вы" читания реверсивного счетчика, выход заема и вход предварительной установки которого соединены соответственно с первым входом и выходом первого триггера, второй вход которого соеди- нен с выходом первого инвертора, вход которого соединен с первым входом фа зового детектора и входом синхронизации регистра хранения, выход которого соединен с информационными входами реверсивного счетчика, выходы разрядов которого соединены с информационными входами регистра хранения и цифроаналогового преобразователя, выход которого соединен с входом генератора импульсов, выход которого соединен с выходной шиной и входом делителя частоты, и входную шину, о т л и - ч а ю щ и й с я тем, что, с целью повышения точности и надежности,в него введены третий и четвертый элементы И, двоичный счетчик, второй и третий инверторы, второй триггер, эле9 1403356 10 Составитель А. СоколовТехред М,Ходанич Корректор Г. Решетни едактор ереда аказ 3004 55 Подписномитета СССРоткрытийая наб., д. 4/ ая, 4 Производственно-п а ическо мент ИЛИ, первый, и второй Формирователи, вход последнего из которых соеДинен с входной шиной, выход - с перВым входом Фазового детектора, второйвход которого соединен с входом второго инвертора, с входом установки внОп двоичного счетчика и выходом первого формирователя, вход которогосоединен с первым выходом делителя 10частоты, второй выход которого соединен с первым входом третьего элемента И второй вход которого соединенС выходом элемента ИЛИ, выход - сСчетным входом двоичного счетчика, бВыход которого соединен с входом третьего инвертора, выход которого соеДинен с первым входом второго триггера, второй вход которого соединен сВыходом второго инвертора, выход - с 2 рпервым входом четвертого элемента И,Второй вход которого соединен с третьим вйходом делителя частоты, а выХод - с вторыми входами первого ивторого элементов И, первые входы 25которых соединены соответственно спервым н вторым входами элемента ИЛИ,2, Умножитель по и. 1, о т л и ч а ю щ и й с я тем, что Фазовый дц детектор содержит первый и второй Тираж 928 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Рауштриггеры, первый, второй, третий ичетвертый элементы И-НЕ и первый ивторой элементы И, выходы которыхсоединены соответственно с первым ивторым выходами Фазового детектора,первый и второй входы которого соединены с С-входами соответственно первого и второго триггеров, Д-входы которых соединены с шиной логическойединицы, Е.-входы - с первыми входамипервого и второго элементов И, с первым входом первого элемента И-НЕ ивыходом второго элемента И-НЕ, первыйвход которого соединен с выходом первого элемента И-НЕ, второй вход которого соединен с выходом третьего элемента И-НЕ, первый вход которого соединен с вторым входом первого элемента И и прямым выходом первого триггера,инверсный выход которого соединен спервым входом четвертого элементаИ-НЕ и вторым входом второго элемента И, третий вход которого соединенс вторым входом третьего элемента И-НЕи прямым выходом второго триггера,инверсный выход которого соединен стретьим входом первого элемента И ивторым входом четвертого элемента ИНЕ, выход которого соединен с вторымвходом второго элемента И-НЕ. риятие, г. Ужгород, ул. Пр