Цифровой фазовый дискриминатор

,139439 Н 4 Ноз ГОСУД ПО ДЕЛ ЕТЕНИ ТЕЛЬСТВ в дкоУю сиволап ВЕННЫЙ НОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТНРЫТИИ(54) ЦИФРОВОЙ ФАЗОВЫЙ ДИСКРИИИНАТ(57) Изобретенитехнике. Цель иние точности диУстр-во содержитоты, перемножипромежуточной чнижних частот,ремножитель 10,щий сумматор (Нпостоянной памя е относится к радиозобретения - повыщеескриминации фазы.т г-р 1 эталонной час тели 2 и 4, фильтр 5 астоты, фильтры 6 и 7 АЦП 9, комплексный пе ключ 11, накапливаю- С) 12, блоки 13 и 14 ти, цифровые фильтры 15 и 22 нижних частот, Введены сумматоры 16 и 23, НС 17, 19, 24 и 26,ключи 18,25,29 и 30, ЦАП 20 и 27,у-ли 21 и 28, эл-т 31 задержки и делитель 32 частоты. Устр-во работаетв двух режимах: режиме измерения,в к-ром выполняет функцию фазовогодискриминатора, и режиме компенсациислужащем для повышения точности рабаты в 1-м режиме. Устр-во переводитсяво 2-й режим подачей на вход сигналауправления, к-рый, поступая на управляющий вход ключа 29, закрываетего, В результате сигнал с тактовойчастотой не поступает на управляющийвход ключа 11, а на вход НС 12 не поступают числа с входа кода частотыопорного сигнала. Сигнал управленияс входа подается на вход сброса НС 12в результате чего НС 12 переводитсяв нулевое состояние. 2 ил.Изобрет"ние относится к радиотехнике и может быть использовано в цифровых прддедднддкал.Цель изобретения - повьдшение точ 5ности дискриминации Фазы.На Фиг. 1 приведена структурнаяэлектрическая схема предложенного Фазового дискриминатора; на фиг. 2векторная диаграмма, поясняющая влиядддде паразитных постоянных составляющих Рц,и дц на выходе первого и второго аналого-цифрового преобразователей на Фазу др вектора на выходахкомплексного перемножителя. 15Цифровой Фазовый дискриминаторсодержит генератор 1 эталонной частоты, первый перемножитель 2, Фазовращатель 3, второй перемножитель 4,фильтр 5 промежуточной частоты, первый фдпдьтр 6 нижних частот, второйФильтр / нижних частот, первьдй аналого-цифровой преобразователь 9, комплексный геремножитель 10, первыйкхдюч 11, первый накапливающий сумматор 12, первьш блок 13 постоянной памяти, второй блок 14 постоянной памяти, первый цифровой Фильтр 15 нижних частот, первый сумматор 16, второй ддакаплддвддсчцддй сумматор 17, второй 30кзддоч 18, третий накапливающий сумматор 19, ддсрвьш цифроаналоговый преобразователь 20, первый усилитель 21,второй цифровой Фцпътр 22 нижних частот, второй сумматор 23, четвертыйнакапливающий сумматор 24, третийключ 25, пятый накапливающий сумматор 26, второй цифроаналоговый преобразователь 27, второй усилитель 28,четвертый ключ 29, пятый ключ 30, 40элемент 31 задержки и делитель 32 частоты.Цифровой Фазовый дискриминаторработает следующим образом,Цифровой Фазовый дискриминатор Ра ботет в двух режимах: в режиме измерения, дз коуором выполняет функциюФазового дискриминатора, в режимекомпенсации, служащем для повышенияточности работы в режиме измерения.Цифровой Фазовыдд дискриминатор врежддме измерения работает следующимобразом.Генератор 1 эталонной частоты генерирует синусоидальный сигнал постоянной частоты д: поступающий непосредственно па первый вход первогоперемножителя 2 и через Ьазовращательо3, обеспечивающий поворот Фазы на 90,поступающий на вход второго перемножителя 4. На другие входы перемножителей 2 и 4 поступает сигнал с выхода Фильтра 5 промежуточной частоты Е, вход которого соединен с входом входного сигнала, причем Й=Гг пцВ результате перемножения входного сигнала, прошедшего фильтр 5 промежуточной частоты, с синфазным и квадратурным сигналами эталонной частоты Е , на выходах первого и второго перемножителей 2 и 4 образуются соответственно синфазный и квадратурный сигналы разностной Г р=Г -Ги суммарной д: =й х+йчастот. Через первый и второй фильтры 6 и 7 нижних частот с полосой д ф проходят только соответственно синфазный и квадратурный сигналы разностной частоты Е =Х-К , т.е. входной сигнал переносится в область нижних частот. При этом должно выполняться условиеОт рнч бхэт+ д фддчНа выходах первого и второгофильтров 6 и 7 нижних частот могуттакже иметь место паразитные постоянные составляющие соответственноР, и Рп,д, возникающие вследствиенеидеальности первого и второго перемножителей 2 и 4.Таким образом, на второй вход первого сумматора 16 поступает суммасинфазного сигнала раэностной частоты Й р с постоянной составляющей дпд,а на второй вход второго сумматора 23поступает сумма квадратурного сигнала разностной частоты Е р с постояннойсоставляющей Фд,На первые входы первого и второгосумматоров 16 и 23 с выходов соответственно первого и второго усилителей21 и 28 поступают соответственнопостоянные напряжения сд" и дд В ито-.Ч 1ге на выходах первого и второго сумматоров 16 и 23 постоянные составляющие равны соответственно с,= дп,+ с 1 дфсд= фпа+ о",дд. После преобразованияв цифровую форму аналоговых сигналов,поступающих на вторые входы первогои второго аналого-цифровых преобразователей 8 и 9, на их выходах цифровыесигналы имеют постоянные составляющие,равные соответственнофц д - К ю ц и д ( 1 и + фд д) + фд ц и д ффцд=Кдцп (фпд+ фч д)+ дцп д в (1)где К, К й - коэффициенты передачи аналого-цифровых.1394399 преобразователей 8и 9; ддо,д - параэитные постоянные составляющие,возникающие вследствие неидеальностипреобразования аналоговых сигналовс нулевой постоянной составляющей. нала на выходах первого и алого-цифровых преобразои 9 можно рассмотреть как ексный цифровой сигнал, коФу=О и Фу=О, запишем в дв,п Два сивторого авателей 8один комплторый привиде(6 Фу=агсз А п ЦВ силу выражения (4) этот паразитный фазовый сдвиг появляется и в комплексном сигнале на выходах комплекс 20 ного перемножителя 10, и в конечномсчете, в комплексном сигнале на первом и втором выходах цифрового фйзового дискриминатора, так как полосацифровых фильтров 15 и 22 нижних25 частот выбирается из условияд ЧкоД ) -- ,ц ФичКак видно из формулы (6), дляпаразитного фазового сдвига ду,величина его становится существенной при работе со слабыми входньвисигналами, когда уровень постояннойпаразитной составляющей А о соизмеримс уровнем А преобразованного в циф 35Ровую форму сигналаПоскольку паразитный фазовый сдвигу: является функцией амплитуды А,то" необходимым условием его устране1ния является выполнение равенств40 4=0 и Ь=Оипи, учитывая выражеКдцц (фд 1+фу )+(2 8 дцп ал поступает комплексного ретьем и чет сигнала кот омплексный 8 оо 1 п 3 Аопае ния (1), дцо 1=0; ухс и 4 ексный на си оп 1 Ац егде А ц - амплитуда;, Чп 3. - фаза сигналаЭтот комплексный сигипервый и второй входыперемножителя 10, навертым входах опорногрого имеется опорныйсигнал где - амплитуда;Ч, п 2 - фаза опорного сигнала,Опорный сигнал вырабатывается цифровым управляемым генератором, который реализуется с помощью первого и второго блоков 13 и 14 постоянной памяти, в которых записаны значения функций соответственно -Аозтп Ч ,п 2 и А соз Ч,Сп , и накапливающего сум матора 12, в котором образуется .код фазы Чоп 1 при суммировании поступающих с входа кода опорной частоты через ключ 11 кодов частоты опорного сигнала.дв В результате перемноженияомплексных сигналов (2) и (3ощью комплексного перемножит его выходах образуется ком Як, Ы=З дцоп 2 8 оо СпЗАц Аоо ф+1(Чц СфЗ- Моп Сфф 3 +1 Ч Со 3е ка Е 4т.е. фазап 2 сигнала на выходахкомплексного перемножителя 10 равнаразности фаздСп 3= ЧУп 2 ЧоопЗПри наличии не равных нулю пара"зитных постоянных составляющих ся 1,фц и 4 дцд 1, 4 дц,я 1 и отсутствии (илиравенстве нулю) компенсирующих постоянных напряжений ди сну с выходов усилителей 21 и 28, на выходе аналого-цифровых преобразователей 8 и 9 появляется паразитный сигнал пост ( ЪЭтот паразитньв сигнал вызывае- паразитный сдвиг фазы (фиг, 2) преобразованного в цифровую Форму сиги ла на величину Кдцм (ич+ фу 1)+ фдц гОРеализация этих равенств достигается в режиме компенсации, в котором цифровой фазовый дискриминатор функционирует следующим образом.Цифровой фазовый дискриминатор переводится в режим компенсации пода чей на вход сигнала управления, который, поступая на управляющий вход четвертого ключа 29, закрывает его, в результате.чего сигнал с тактовой частотой не поступает на управляющий вход первого ключа 11, а на вход накапливающего сумматора 12 не поступают числа с входа кода частоты опорн го сигнала.1394399 5Сигнал управления с входа подается на вход сброса накапливающего сумматора 12; в результате чего этотнакапливающий сумматор переводитсяв нулевое состояние.Нулевому состоянию накапливающегосумматора 12 соответствуют значениячисел У =0 и Н А, на выходах соответственно первого и второго блоков 13 и 14 постоянной памяти.В этом время постоянные составляющие на первых синфазном и квадратурном входах комплексного перемножителя 10 соответственно равны паразитным 15постоянным составляющим на выходахсоответственно первого и второго аналого-цифровых преобразователей 8 и 9:О,= ц 1, Б= 4 лСигналы 1)в и Бв на синфазном и квадратурном выходах комплексного перемножителя 10 равны (по правилу перемножения комплексных чиселБв, =010+цНЗ ,"вых"01 Пз25В силу равенства 0=0 и У=Асигнал на синфазном выходе комплексного перемножителя, а следовательно,и на первом выходе устройства, зависит только от уровня паразитной постоянной на выходе первого аналогоцифрового преобразователя 8. Аналогично, сигнал на квадратурном выходекомплексного перемножителя 10, а следовательно, и на втором выходе циф-рового Фазового дискриминатора толькозависит от уровня паразитной постоянной составляющей на выходе второгоаналого-цифрового преобразователя 9,т.е.40Пвых 1 фцАоп э Нам= сР АопКомпенсация паразитных постоянныхсоставляющих 4 ци Фц производитсяпутем введения двух петель регулирования с отрицательной обратной связью.Первая петля регулирования замыкает выход первого цифрового фильтра 15нижних частот с первым входом первогосумматора 16 через последовательновключенные второй накапливающий сумматор 17, второй ключ 18, третий накапливающий сумматор 19, первый,цифроаналоговый преобразователь 20 ипервый усилитель 21.Вторая петля регулирования замыкает выход второго цифрового фильтра 22 55нижних частот с первым входом второго сумматора 23 через последовательно соединенные четвертый накапливающий сумматор 24, третий ключ 25, пя-,тый накапливающий сумматор 26, второй цифроаналоговый преобразователь27 и второй усилитель 28.Считывание с помощью ключей 18и 25 чисел соответственно из накапливающих сумматоров 17 и 24 и их сброспроизводится периодически с частотойрегулирования Гд/Н, где 0 - коэффиент деления делителя 32 частоты, навход которого поступает сигнал с входа тактовой частоты через открытыйв режиме компенсации пятый ключ 30.На управляющий вход пятого ключа 30сигнал управления поступает черезэлемент 31 задержки, с помощью которого замыкание петель регулированияпроизводится лишь после того, как сигналы на выходе первого и второго цифровых фильтров 15 и 22 нижних частотсоответствуют значениям 0=0, У=А,опорного сигнала в режиме компенсации,После окончания переходных процессов в обеих петлях регулирования внакапливающих сумматорах 19 и 26 установятся значения чисел, соответствующие появлению на первых входахпервого и второго сумматоров 16 и 23компенсирующих напряжений соответственно с и ду, при которых выполняются равенства (7). Числа в накапливающих сумматорах 19 и 26 и напряжения си д на выходе усилителей 21 и 28 останутся постоянными припереходе из режима компенсации в режим измерения, так как при этом закрывается ключ 30, и через него наделитель 32 частоты не поступает сигнал частоты дискретизаций, следовательно, в режиме измерения ключи 18и 25 также останутся в закрытом состоянии,Наличие второго цифрового фильтра 22 нижних частот, соединеногосвоим входом с вторым квадратурнымвыходом комплексного перемножителя 10,позволяет получить квадратурную составляющую комплексного сигнала и, тем самым, однозначно определить фазу выходного комплексного сигнала Я,п 1.1 ч р 1 о 1=Авне ", тогда как наличие лишь синфазной составляющей П ц, =А зп ,(п 1 не позволяет однозначно определить фазу выходного сигнала для углов - 7рвС+7 из-за1394399 8 двузначности функции агсз 1 п на указанном интервале.Режим компенсации проводится перед режимом измерения и может повторяться по мере необходимости, например, при изменении температуры окружающей среды, приводящем к изменению уровней паразитных постоянных составляющих. 10Формула изобретения Цифровой фазовый дискриминатор, содержащий полосовой фильтр, вход которого является входом цифрового фа"15 зового дискриминатора, последовательно соединенные первые перемножитель и фильтр нижних частот, последовательно соединенные вторые перемножитель и фильтр нижних частот, при этом 20 первые входы первого и второго церемножителей объединены и подключены к выходу полосового фильтра, генератор эталонной частоты, выход которого подключен непосредственно к второму входу первого перемножителя, а через фазовращатель - к второму входу второго перемножителя, первый и второй аналого-цифровые преобразователи, тактовые входы которых объединены и30 являются входом частоты дискритизации цифрового фазового дискриминатора, а выходы подключены к первым синфазному и квадратурному входам комплексного перемножителя соответственно, последовательно соединенные первый ключ, вход которого является входом кода опорной частоты цифрового фазового дискриминатора, и первый накапливающий сумматор, первый и второи блоки постоянной памяти, входыч40 которых объединены и подключены к выходу первого накапливающего сумматора, а выходы - к вторым синфазному и квадратурному входам комплексного перемножителя соответственно, синфазный выход которого подключен к входу первого цифрового фильтра нижних частот, выход которого является выходом цифрового фазового дискриминатора, о т л и ч а ю щ и й с я тем чтоР Р с целью повыюения точности дискриминации фазы, введены первый и второй сумматоры, первые входы которых подключены к выходам первого и второго фильтров нижних частот соответственно, а выходы - к входам первого й второго аналого-цифровых преобразователей соответственно, последовательно соединенные и вкл 1.ченные между выходом первого цифрового фильтра нижних частот и вторым входом первого сумматора, второй накапливающий сумматор, второй ключ, третий накапливающий сумматор, первый цифроаналоговый преобразователь и первый уси- лительР последогательно соединенные и включенные между квадратурным выходом комплексного перемножителя и вторым входом второго сумматора второй цифровой фильтр нижних частот, четвертый накапливающий сумматор, третий ключ, пятый накапливающий сумматор, второй цифроаналоговый преобразователь и второй усилитель, а также четвертый и пятый ключи, делитель частоты и элемент задержки, при этом входы четвертого и пятого ключей объединены и подключены к тактовым входам аналого-цифровых преобразователей, управляющий вход пятого ключа подключен к выходу элемента задержкиР вход элемента задержки, управляющий вход четвертого ключа и вход сброса первого накапливающего сумматора объединены и являются входом сигнала управления цифрового фазового дискриминатора, выход пятого ключа соединен с входом делителя частоты, выход которого подключен к объединенным управляющим входам второго и третьего ключей и к входам сброса второго и четвертого накапливающих сумматоров, а выход второго цифрового фильтра нижних частот является вторым квадратурным выходом цифрового фазового дискриминатора.1394399 Составитель А.МеньшиковаТехред М,Моргентал Корректор М.Максимишинец Редактор С.Патрушева Зяказ 2236/54 Тираж 928 ПодписноеВНИИПИ.Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4