Делительное устройство

ию игг 06 С 7 16 РЕТЕНИ ЕЛЬСТВУ и может бьствах обрабЦелью иэоб зооговляких сигнало вано в устр вых сигнало ть испол тки ан етения римененияия сигналов различнымих величин. ина о ССС1980.СССР1983 с произвольн соотношениям Поставленная и знакамиих абсолютель достиг ся за сче измененияустройстватеграторам ежду эл сравнен ментами я 1, ин ения кл вязбло2(54) ДЕЛИ (57) Изоб тельной т ствам дел 3 и выпол 4 и 5 в в енной на з к вычис к устро ектриче ли де блоко аковую ф чевых элемент умножениякцию. 5 ил ер ния аналоговых СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ . ОПИСАНИЕ И К АВТОРСКОМУ СВИДЕ(56) Авторское свидетельстФ 742964, кл. С 06 С 7/16,Авторское свидетельствоВ 1049926, кл. С 96 С 7/16 ЕЛЬНОЕ УСТРОЙСТВ етение относится хнике, конкретно ся расширение облас чет возможности деле1 при а т О,- 1 при аО,1 13559Изобретение относится к вычислительной технике, а именно к устройствам деления аналоговых электрических сигналов, и может быть использовано в устройствах обработки аналоговых сигналов.Цель изобретения - расширение области применения за счет возможностиделения сигналов с произвольными зна- Оками и различными соотношениями ихабсолютных величинНа фиг. 1 изображена блок-схемаделительного устройства," на фиг.2-5эпюды сигналов на входах блоков устройства для случаев соответственноХ ) О и У ( О; Х ( О и У0; Х ( ОиУ)О;ХОиУ )О.Делительное устройство (фиг. 1)состоит из блока 1 сравнения, двух20интеграторов 2, 3 и двух ключевыхэлементов 4, 5,Ключевые элементы 4 и 5 представляют собой блоки умножения переменной (сигнальный вход) на знаковуюфункцию (управляющий вход), т,е,ключевые элементы 4 и 5 имеют коэффициент передачи "+1", если на управляющем входе сигнал положительный и "-1", если сигнал на управляющем входе отрицательный.Устройство работает следующимобразом.В начальный момент времени выходные сигналы интеграторов 2 и 3 равнынулю. На входы Х и У устройства соответственно подаются сигналы делимогои делителя. На выходе блока 1 сравнения вырабатывается сигнал, амплитудакоторого равна 1, а знак определяется знаком разности сигналов на первоми втором входах блока 1 сравнения.Например, если Х ) О (фиг, 2), то вначальный момент времени положительный выходнок сигнал с выхода блока1 сравнения поступает на сигнальныйвход ключевого элемента 4 (эпюра 1,фиг, 2). Ключевой элемент 4 или пропускает этот сигнал без изменения,если сигнал на управляющем входе по.ложительный, или инвертирует сигналс выхода блока 1 сравнения, если сигнал на управляющем входе отрицательный.Например, если У ( О, то единичныйотрицательный сигнал с выхода ключевого элемента 4 (эпюра 2, фиг. 2)поступает на вход интегратора 3 иуправляющий вход ключевого элемента 81 25, На сигнальный вход ключевого элемента 5 поступает сигнал-делитель свхода У. Ключевой элемент 5 или пропускает сигнал-делитель с входа .Убез изменения, если сигнал с выходаключевого элемента 4 положительный,или инвертирует сигнал-делитель свхода У, если сигнал с выхода ключевого элемента 4 отрицательный. Вописанном примере отрицательный сигнал с выхода ключевого элемента 5(эпюра 1, фиг. 2) поступает на входинтегратора 2 и интегрируется. В начальный момент времени знаки сигналов на входе и выходе интегратора 2совпадают (эпюры 1, 3, фиг, 2).Описанное состояние сохраняетсядо тех пор, пока сигнал на выходеинтегратора 2, который поступает навторой вход блока 1 сравнения, непревысит сигнала-делимого. При этомна выходе блока 1 сравнения знак сигнала изменяется на противоположный,что приводит (в соответствии с описанным вьппе) к изменению знака сигнала на входе интегратора 2, т,е. куменьшению сигнала на выходе интегратора 2, пока он снова не станет меньше сигнала-делимого на втором входеблока 1 сравнения, при этом знак сигнала на выходе блока 1 сравнения снова. изменяется на противоположный ит.д. Таким образом, при заданныхвходных сигналах схема приходит вустойчивое состояние, причем сигнална выходе интегратора 3, как показано, например на эпюре 3, фиг. 2,колеблется около истинного значениячастного от,целения ХП . Работу устройства можно описать выражениями:р = (х-кУЙ),1=1 1,где Б. - сигнал на выходе блокасравненияз 8 п - обозначение знаковой функции; Х, У - входные сигналы, Н - выходной сигнал устройства,До момента. времени Т как описано вьппе, знак сигнала на выходе бло ка 1 сравнения не меняется, и для этого отрезка. времени можно записать:где верхние знаки берутся при положительном начальном сигнале нижние -ф5 при отрицательном, Из (2) имеем;Х 1(У Т К= +1 и Б =+зрп У Т, К, (3) где К и К - коэффициенты передачизсоответственно интеграторов 2 и 3,Решая совместно (3) имеем:Х 1 ХГ Г К 7- (4)Кз15где К = - ,КВыражение (4) показывает, чтопосле момента времени выходной сигналХУ=К -.упропорционален частному от деления входных сигналов и знак его всегда совпадает со знаком этого частного для любых сочетаний полярностей вход 25 ных сигналов.На фиг. 2-5 приведены эпюры работы делительного устройства для различных полярностей входных сигналов.Второе слагаемое в выражении (4) характеризует погрешность делитель- ного устройства. Как описано ранее, после момента времени Т, на выходе устройства устанавливаются колебания, амплитуда которых, очевидно, также характеризуется величиной К/7, Та ким образом, относительная ошибка результата деления равна Очевидно, ошибка результата деления может быть уменьшена, если значение результата деления снимать с выхода устройства не в любой момент времени, больший Т а только в момент равенства сигналов на входах блока 1 сравнения.Формула изобретенияДелительное устр йство, содержащее соединенные последовательно первый ключевой элемент, сигнальный вход которого является входом сигнала-делителя устройства, и первый интегратор, подключенный выходом к первому входу блока сравнения, второй вход которого является входом сигнала-делимого, а также соединенные последовательно второй ключевой элемент и второй интегратор, выход которого является выходом устройства, о т л и - ч а ю щ е е с я тем, что, с целью расширения области применения эа счет возможности деления сигналов с произвольными знаками и различными соотношениями их абсолютных величин, сигнальный вход второго ключевого элемента соединен с выходом блока сравнения, а управляющие входы первого и второго ключевых элементов соединены соответственно с выходом второго ключевого элемента и входом сигнала- делителя устройства.Времв блока срабненця / и клю клюна 4 интегратора 7 и на Ьаод постное: - /4,7 б 7Ю 17 1 - иа 5 ыауе блаюа цненод2- ип быауг ключа 43- иа Ьп 0 е цнтгрпщпрв 34 - убпзОни 08 чОспиОВ14. И 1 а п дю сарадсщй ДВЛИЮО ел СостацителТехРеД А.Кр Н.Фирсо Рдй:т бченк Ч Заказ 5794/ ВОДПИСН 06 ственнаго комитета ССбретений и открытийЖ, Раушская наб.,113 д. 4/5аВОЮЮ еа Производственн Проектная, 4 1 пиграФическое приятие,2 Ти КИПИ Госуда по делам иэ 35, Москаа,Корректор М.Максимишинец