Вычислительное устройство

СОЮЗ СОВЕТСКИХСООИАЛИСТИЧЕСНИХРЕСПУБЛИК 8012821 м 4 С 06 С 7/ ИСАНИЕ ИЗОБРЕТЕНИЯГ ЕЛЬС К АВТОРСКОМУ ОСУДАРСТНЕННЬЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Томский политехнический институт им. С.М.Кирова(56) Бон-Бруевич А.М, и др Бесконтактные элементы самонастраивающихся систем. - М.: Машиностроение, 1967, с. 136 в 1, рис. 75.Справочник по нелинейным схемам. /Под ред. Д.Шейнголда, М,; Мир, 1977, с. 379-382, фиг, 3,6,3.(57) Изобретение относится к электрическим вычислительным устройствами может быть использовано в аналоговых вычислительных машинах. Цельюизобретения является расширение диапазона величин входных сигналов.Вычислительное устройство содержит пер.вый и второй операционные усилители,к инвертирующему входу каждого изкоторых подключены соответствующиемасштабные резисторы. Коллектор первого логарифмирующего транзистораподключен к инвертирующему входувторого операционного усилителя,выход которого через первый токоограничительный резистор соединен сэмиттером первого логарифмирующеготранзистора и эмиттером первого антилогарифмирующего транзистора.Коллектор последнего соединен с инвертирующим входом первого операционного усилителя. База первого антилогарифмирующего транзистора под" ключена к шине нулевого потенциала,а также третий и четвертый опе "рационные усилители. Между инвертирующим входом и выходом третьегооперационного усилителя подключен.третий масштабный р зистор.Первыйвывод четвертого масштабного резистора подключен к инвертирующему входу четвертого операционного усилителя. Выход последнего через второйтокоограничительный резистор соединен с эмиттерами второго логарифмирующего и второго антилогарифмируюшего транзисторов, коллекторы которых подключены к инвертирующим входамс соответственно четвертого и третьего операционных усилителей, А также пятый, шестой, седьмой, восьмой, девятый и десятый масштабные реэисто- С ры, пятый, шестой, седьмой и восьмой операционные усилители, сумма- Я гор, первый, второй, третий и четВертый фазоинверторы, первый и вто" рой переключатели, блок определения знака сигналов, первый, второй, третий, четвертый, пятый и шестой ограничительные диоды, одиннадцатый,две" надцатый, тринадцатый и четырнадца" тый масштабные резисторы. Выходы первого и второго фазоинверторов через одиннадцатый и двенадцатый масштабные резисторы подключены к инвертирующим входам пятого и шестого операционных усилителей, Выход третьего фазоинвертора соединен с первымвходом сумматора, второй вход которого подключен к выходу седьмогооперационного усилителя. Устройство позволяет вычислять функцию Р =Га/х 1" у. 1 ил.Изобретение относится к электрическим вычислительным устройствами может быть использовано в аналоговых вычислительных машинах,Цель изобретения - расширение диапазона изменения входных сигналов.На чертеже изображена функциональная схема вычислительного устройства.Устройство содержит вход 1 сигнала-делителя, вход 2 сигнала-делимого,вход 3 сигнала-сомножителя, выход 4сумматор 5, первый 6, второй 7,третий 8 и четвертый 9 фазоинверторы,первый 10 и второй 11 переключатели,первый 12, второй 13, третий 14, четвертый 15, пятый 16, шестой 17, седьмой 18, восьмой 19, девятый 20, десятый 21, одиннадцатый 22, двенадцатый23, тринадцатый 24 и четырнадцатый25 масштабные резисторы, первый 26,второй 27, третий 28, четвертый 29,пятый 30 и шестой 31 ограничительные диоды, первый 32, второй 33,третий 34, четвертый 35, пятый 36,шестой 37, седьмой 38 и восьмой 39операционные усилители, первый 40,второй 41, третий 42 и четвертый43 логарифмирующие транзисторы,первый 44, второй 45, третий 46 и четвертый 47 антилогарифмирующие транзисторы, первый 48, второй 49,тре-.тий 50 и четвертый 51 токоограничительные резисторы, блок 52 определения знака сигналов, шину 53 нулевого потенциала.Вычислительное устройство работает следующим образом.Первый 32 и второй 33 операционные усилители совместно с первым12 и вторым 13 масштабными резисторами, первым 26 и вторым 27 ограничительными диодами, первым логарифмирующим 40 и первым антилогарифмирующим 44 транзисторами, первымтокоограничительным резистором 48образуют первый логарифматор отноше-,ния сигналов. Пятый 36 и шестой 37операционные усилители совместнос одиннадцатым 22 и двенадцатым 23масштабными резисторами, третьим28 и четвертым 29 ограничительнымидиодами , третьим логарифмирующим42 и третьим антилогарифмирующим46 транзисторами, третьим токоограничительным резистором 50 образуютвторой логарифматор отношения сигналов.Третий 34 и четвертый 35 операционные усилители совместно с третьим 14 и четвертым 15 масштабными резисторами, пятым ограничительным диодом 30, вторым логарифмирующим 4 1и вторым 45 антилогарифмирующим 5 транзисторами, вторым токоограничительным резистором 49 образуют первый антилогарифмирующий блок,Седьмой 38 и восьмой 39 операционныеусилители совместно с тринадцатым24 и четырнадцатым 25 масштабнымирезисторами, шестым ограничительным диодом 31, четвертым логарифмирующим 43 и четвертым антилогарифмирующим 47 транзисторами,четвертым токоограничительным резистором 51 образуют второй антилогарифмирующий блок,Восьмой 19 и девятый 20 масштабные резисторы могут быть замененыпотенциометром для плавного изменения коэффициента деления резистивного делителя, образованного седьмым 18, восьмым 19, девятым 20 идесятым 21 масштабными резисторами.Вычисление выражения видаг 1 чР = ( - ) у (1)хгде г, х, у - входные знакопеременные сигналы; и - показатель степени+ Год У 1 (2)Первый и второй логарифматоры отношения сигналов и первый и второй 40антилогарифмирующие блоки работаюттолько при положительных сигналахна их входах.При входных сигналах одной поляр-;ности в рабочем состоянии находится 45один из логарифматоров отношения сигналов, а операционные усилители другого работают в качестве ограничителя напряжения. Например, при положительных сигналах с входов 1 и 2 работает только первый логарифматоротношения сигналов. При этом сигналыс помощью первого 12 и второго 13масштабных резисторов преобразуютсяв ток. Второй операционный усилитель22 по цепи: первый токоограничительный резистор 48, переход база-эмиттер первого логарифмирующего транзистора 40, задает ток коллектора,ванный току, протекающему через вто(3) (4)20 где и - масштабный коэффициент резистивного делителя.При отрицательных сигналах на входах 1 и 2 аналогично работает второй логарифматор отношения сигналов. 25Благодаря соединению между собой эмиттеров первых и третьих логарифмирующего 40,42 и антилогарифмирующего 44, 46 транзисторов 40, первого и второго логарифматоров отношения сигналов обеспечена работа при входных сигналах разной полярности.Например, при положительном сигнале с входа 1 и отрицательном сигнале с входа 2 обратная связь в первом логарифматоре отношения осуществляется через пятый масштабный резистор 16, резистивный делитель, переходы базаэмиттер третьего логарифмирующего транзистора 42 второго логарифмато ра отношения сигналов и первого антилогарифмирующего транзистора 44 первого логарифматора отношения сигналов, так как на двенадцатом масштабном резисторе 23 второго лога рифматора отношения сигналов дейст- вует положительный сигнал. Второй операционный усилитель 23 первого логарифматора отношения сигналов в это время работает в качестве ограничителя напряжения. Сигнал на десятом масштабном резисторе 21 ра- вен 3 12821 рой масштабный резистор 13, При этом напряжение перехода база-эмиттер первого логарифмирующего транзистора 40 равно логарифму сигнала с входа 2, Первый операционный усилитель 32 по цепи: первый масштабный резистор 12, восьмой 19 и девятый 20 масштабные резисторы, переходы база-эмиттер ,первого антилогарифмирующего 44 и и первого логарифмирующего 40 тран зисторов задает ток коллектора первого антилогарифмирующего транзистора 44,равный току через первый масштабный резистор 12. При этом на десятом масштабном резисторе 21 и на седьмом масштабйом резисторе 18 формируются соответственно сигналы1 ор г - 1 ор х;и ( Род г - Год х),делителя, формируется модуль сигнала по выражению (5). В зависимости от знака сигнала на входе 3 в работе находится один из антилогарифмирующих блоков.Например, при положительном сигнале на входе 3 работает первый антилогарифмирующий блок. Обратная связь четвертого операционного усилителя осуществляется через второй токоограничительный резистор 49, переход эмиттер-база второго логарифмирующего транзистора 41, в коллектор которого задается ток, равный коку через четвертый масштабный резистор 15.На переходе базаэмиттер второго антилогарифмирующего транзистора 45 напряжение при этом равно и (йод г - Ход х) + 1 ор у. (6)На выходе третьего операционного усилителя 34, т.е. на выходе первого антилогаоифмирующего блока, формируется сигнал(-) у. (7)хПри отрицательном сигнале на входе 3 работает второй антилогарифмирующий блок, а четвертый операционный усилитель 35 первого антилогарифмирующего блока работет в качестве ограничителя напряжения.Напряже-ние на выходе первого антилогарифмирующего блока равно нулю.При положении контактов первого и второго переключателей 10411,соответствующем изображенному, правильное сочетание знаков входных и выходных соблюдается в четырех случаях из восьми возможных. В четырех остальных случаях необходимое инвертирование сигнала с входа 3 осуществляется с помощью первого, 10 и второго 11 переключателей, управляемых блоком 52 определения знака сигналов.Таким образом,предлагаемое вычислительное устройство обеспечивает работу во всех четырех квадрантах, что означает расширение диапазона входных сигналов.и (1 од г - Ход х) . (5)55Таким образом при любом сочетании знаков сигналов на входах 1 и 2 на десятом масштабном резисторе 21, т.е. на выходе резистивного Формула изобретения Вычислительное устройство, содержащее первый, второй, третий и четвертый операционные усилители, первый и второй масштабные резисторы, 12821 бЗпервые выводы которых являются входами соответственно сигнала-делителя ц сигцала-делимого устройства,вторые выводы первого и второго масштабных резисторов подключены к инвертирующим входам соответственно первого и второго операционных усилителей, третий масштабный резистор, подключенный между инвертирующим входом и выходом третьего операционного усилителя, четвертый масштабный резистор, первый вывод которого соединен с инвертирующим входом четвертого операционного усилителя, первый и второй логарифмирующие транзисторы, первый и второй антилогари- мирующие транзисторы, к инвертирующему входу первого операционного усилителя подключен коллектор первого антилогарифмирующего транзистора, эмиттер которого соединен с эмиттером первого логарифмирующего транзистора и через первый токоограничительный резистор соединен с выходом второго операционного усилителя, к инвертирующему входу которого подключен коллектор первого логарифмирующего транзистора, эмиттеры второго логарифмирующего транзистора и второго ацтилогарифмирующего транзистора через второй токоограцичительный резистор соединены с выходом четвертого операционного усилителя, к ицвертирующему входу которого подключен коллектор второго логарифмирующего транзистора, коллектор второго ацтцлогарифмцрующего транзистора соединен с инвертирующим входом третьего операционного усилителя, базы первого антилогарифмирующего транзистора и второго логари- мирующего транзистора подключены к . шине нулевого потенциала, пятый,шес: той, седьмой и восьмой, девятый и десятый масштабные резисторы, первые выводы седьмого и восьмого масштабных резисторов соединены, второй вывод восьмого масштабного резистора соединен с первым выводом девятого масштабного резистора, второй вывод ,которого соединен с первым выводом десятого масштабного резистора,второй вывод которого соединен с вторым выводом седьмого масштабного резистора и с шиной нулевого потенциала, первый вывод десятого масштабного резистора подключен к базе второго антилогарифмирующего транзистора, о т л и ч а ю щ е е с я5 О 15 го тем, что, с целью расширения диапазона изменения входных сигналов, в него введены первый, второй, третий и четвертый фазоинверторы, блок определения знака сигналов, первый и второй переключатели, сумматор, первый, второй, третий, четвертый, пятый и шестой ограничительные диоды, пятый, шестой, седьмой и восьмой операционные усилители, третий и четвертый логарифмирующие транзисторы, третий и четвертый антилогарифмирующие транзисторы, третий и четвертый токоограничительные резисторы одиннадцатый, двенадцатый, тринадцатый и четырнадцатый масштабные резисторы, причем катод первого ограничительного диода соединен с инвертирующим входом первого операционного усилителя, к выходу которого подключены анод первого ограничительного диода, первый вывод пятого масштабного резистора и первый вход блока определения знака сигналов, второйвход которого соединен с выходомвторого операционного усилителя ис анодом второго ограничительногодиода, катод которого подключен кинвертирующему входу второго опера- ЗО циоцного усилителя, выход пятогооперационного усилителя подключенк аноду третьего ограничительногодиода, а через шестой масштабныйрезистор соединен с вторыми вывоЗ 5 дами пятого и восьмого масштабныхрезисторов, первый вывод первогомасштабного резистора через соединенные последовательно первый, фазоинвертор и одиннадцатый масштаб ный резистор подключен к катодутретьего ограничительного диода,к инвертирующему входу пятого операционного усилителя и к коллекто-ру третьего антилогарифмирующего 45 транзистора, база которого соединена с шиной потенциала, а эмиттерподключен к змиттеру третьего логарифмирующего транзистора и к первому выводу третьего токоограничи тельного резистора, второй выводкоторого соединен с выходом шестогооперационного усилителя, к инвертирующему входу которого подключенпервый вывод двенадцатого масштаб Мого резистора и коллектор третьегологарифмирующего транзистора, базакоторого соединена с базой первогологарифмирующего транзистора и спервым выводом седьмого масштабногорезистора, первый вывод второгомасштабного резистора через второйфазоинвертор соединен с вторым выводом двенадцатого масштабного резистора, катод четвертого ограничительного диода подключен к инвертирующему входу шестого операционного усилителя, выход которого соединен с анодом четвертого ограничительного диода, выход третьего операци- Юонного усилителя через третий фазоинвертор подключен к первому входусумматора, выход которого являетсявыходом вычислительного устройства,катод пятого ограничительного диодасоединен с инвертирующим входом четвертого операционного усилителя, квыходу которого подключен анод пятого ограничительного диода, к инвертирующему входу седьмого операционного усилителя подключен первый вывод тринадцатого масштабного резистора и коллектор четвертого антилогарифмирующего транзистора, базакоторого соединена с базой второгоантнлогарифмирующего транзистора,змиттер четвертого антилогарифмирующего транзистора соединен с эмиттером четвертого логарифмирующеготранзистора и с первым выводом, чет- ЗОвертого токоограничительного реэистора, второй вывод которого подключен к выходу восьмого операционногоусилителя и к аноду шестого ограничительного диода, катод которого соединен с инвертирующим входом восьмого операционного усилителя, с первым выводом четырнадцатого масштабного резистора и с коллектором четвертого логарифмирующего транзистора,база которого подключена к шине нулевого потенциала, второй вывод тринадцатого масштабного резистора соединен с выходом седьмого операционного усилителя и с вторым входомсумматора, вход четвертого фазоинвертора является входом сигнала-сомножителя устройства и соединен синформационным входом первого переключателя, информационный вход второго переключателя подключен к выходу четвертого фазоинвертора, первые выходы первого и второго переключателей соединены с вторым выводомчетвертого масштабного резистора,второй вывод четырнадцатого масштабного резистора подключен к вторымвыходам первого и второго переключателей, управляющие входы которых соединены с выходом блока определения знака сигна -лов.1282163Составитель О.Отраднов Редактор Н.Бобкова Техред М.Ходанич Корректор Е.Сирохман Заказ 7269/49 Тираж 670 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно"полиграфическое предприятие, г. Ужгород, ул. Проектная,