Устройство для поверки ваттметров

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 09) (И) С 01 К 35/О БРЕТЕНИЯ ЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ Н АВТОРСКОМУ СВ(56) Авторское свидетельство СССР В 798656, кл. С 01 К 35/00, 1981.Авторское свидетельство СССР У 789960, кл. С 01 К 35/00, 1980. (54) УСТРОЙСТВО ДЛЯ ПОВЕРКИ ВАТТМЕТ- РОВ(57) Изобретение относится к областиэлектроизмерительной техники. Можетбыть использовано при поверке электроизмерительных приборов. Цель изобретения - повышение точности устройства. В устройство, содержащее источник 5 напряжения, источник 12 тока,фазозадающую цепь образцовый 11,поверяемый 7 приборы, для достижения цели введены генератор 1 эталонной частоты, ключ 2, перестраиваемый делитель 9 частоты, прецизионные делители 6 напряжения и 13 тока, коммутаторы 4 напряжения и 1 О тока, микропроцессор 8, а фазозадающаяцепь выполнена в виде управляемой линии 3 задержки. В материалах изобретения раскрыт возможный вариант построения микропроцессора 8. Импульсные последовательности поступают на соответствующие измерительные цепи поверяемого 7 и образцового 11 приборов. Показания приборов вводятся оператором в микропроцессор 8, которым и осуществляется вычисление значений погрешностей в поверяемой отметке и сравнения их с допустимыми с целью определения соответствия поверяемого при- С бора 7 установленному классу. точности, 1 з.п. ф-лы, 2 ил.Ьвй1 1Изобретение относится к электроизмерительной технике и преимущественно может быть использовано при поверке электроизмерительных приборов.Цель изобретения - повышение точности устройства,На фиг. изображена функциональная электрическая схема устройства;на фиг.2 - схема микропроцессора, вариант исполнения.Устройство содержит генератор 1эталонной частоты, ключ 2, управляемую линию 3 задержки, коммутатор 4напряжения, источник 5 напряжения,прецизионный делитель 6 напряжения,поверяемый прибор 7, микропроцессор8, перестраиваемый делитель 6 частоты, коммутатор 10 тока, образцовыйприбор 11, источник 12 тока и прецизионный делитель 13 тока, причем вы,ход генератора 1 эталонной частотысоединен с входом ключа 2, выход которого подключен к информационномувходу перестраиваемого делителя 9частоты а управляющий вход - к первому выходу микропроцессора 8, вторым выходом соединенного с управляющим входом управляемой линии 3 задержки, информационный вход которойсоединен с точкой, объединяющей выход перестраиваемого делителя 9 час"тоты и управляющий вход коммутатора1 О тока., а выход подключен к управляющему входу коммутатора 4 напряжения, своими выходами подключенногок параллельно соединенным измерительным цепям напряжения образцового 11и поверяемого 7 приборов, последовательно соединенные измерительные цепи тока. которых подключены к выходамкоммутатора 10 тока, по информационному входу соединенного с выходомпрецизионного делителя 13 тока, информационный вход которого соединенс выходом источника 12 тока, а управляющий - с пятым выходом микропроцессора 8, своим третьим выходом подключенного к управляющему входу прецизионного делителя 6 напряжения, информационный вход которого соединен свыходом источника 5 напряжения, авыход - с информационным входом коммутатора 4 напряжения, микропроцессор 8 по своему четвертому выходуподключен к управляющему входу перестраиваемого делителя 9 частотыМикропроцессор 8 содержит формирователь 14 адресных шйн, оперативное267312 1 5 10 20 30 35 40 45 50 запоминающее. устройство 15, блок 16управления передачей данных, микропрограммную память 17, первый буферный регистр 18, центральный процессорный элемент 19, блок 20 микропрограммного управления, генератор 21тактовых импульсов блок 22 приоритетных прерываний и второй буферныйрегистр 23. При этом в микропроцессоре 8 выход генератора 21 тактовыхимпульсов соединен с точкой, объединяющей первый вход второго буферного регистра 23, первыйвход блока22 приоритетных прерываний и первыевходы блока 20 микропрограммного управления и центрального процессорного элемента 19, первым выходом подключенного к второму входу блока 20микропрограммного управления, по первому выходу соединенного с входом микропрограммной памяти 17, первыйи второй выходы которой подключенысоответственно к первым входам формирователя 14 адресных шин и блока 16управления передачей данных, по первому выходу соединенного с вторымвходом центрального процессорногоэлемента 19, вторым выходом подключенного к второму входу формирователя 14 адресных шин, выход которогосоединен с первьи входом оперативного запоминающего устройства 15,своим выходом подключенного к третьему входу блока 16 управления передачей данных, вторым выходом соединенного с третьим входом блока 20 микропрограммного управления, четвертыйвход которого подключен к третьемувыходу микропрограммной памяти 17,по четвертому выходу соединенной через первый буферный регистр 18 с третьим входом центрального процессорного элемента 19, третьим выходом подключенного к второму входу блока 16управления передачей данных, соединенного по третьему выходу с вторымвходом оперативного запоминающегоустройства 15, а четвертый вход центрального процессорного элемента 19через второй буферный регистр 23 подключен к выходу блока 22 приоритетных прерываний, по второму входу соединенного с вторым выходом блока 20микропрограммного управления. формирователь 14 адресных шин предназначен для организации передачи данных между центральным процессорным элементом 19, оперативным за з 11поминающим устройством 15 и внешними абонентами.Оперативное запоминающее устройство 15 служит для промежуточного хранения информации о внешних абонентах и результатов операций, выполняемых центральным процессорным элементом 19. Оно выполнено на микросхемах серии К 565 РУ 2 и набирается платами емкостью по четыре килобайта каждая. Дешифрация плат, а также адресация внутри плат осуществляются адресом, образуемым на адресных шинах цент- рального процессорного элемента 19.Блок 16 управления передачей данных предназначен для организации обмена информацией узлов микропроцессора 8 между собой, а также с внешними абонентами. На его основе организуется интерфейс ввода - вывода информации вМикропрограммная память 17 необходима для записи и хранения микропрограмм работы устройства и реализована на микросхемах КР 556 РТ 4 в виде "страниц" матричного типа.Буферный регистр 18 микрокоманд предназначен для промежуточного хранения разрядов микрокоманды, считываемой из микропрограммной памяти 17, Такое включение обеспечивает совмещение цикла выполнения текущей микрокоманды, хранимой в буферном регистре 18 микрокоманд, и выбора адреса следующей микрокоманды, что позволяет существенно увеличить скорость выполнения программ, т.е. повысить быстродействие микропроцессора 8.Основным узлом микропроцессора 8 является 32-разрядный центральный процессорный элемент 19, реализованный на элементах К 589 ИКО 2 с элементами ускоренного переноса К 589 ИКОЗ и непосредственно выполняющий требуемые арифметические операции. Управление центральным процессорным элементом 19 осуществляется микропрограммно стандартным для серии К 589 способом. Код микрокоманды передается по первому входу центрального процессорного элемента 19 и состоит из двух полей - функциональной группы (Р- группы), определяющей тип выполняемой операции, и группы регистров (К-группы), определяющей, какой из внутренних регистров участвует в операции.Блок 20 микропрограммного управления,. выполненный на основе микро 267312 4схемы К 589 ИК 01, служит для управления последовательностью выборки микрокоманд нз микропрограммной памяти17, а также для управления тремя регистрами флажков, которые используются для органиэации условных переходов по признакам, вырабатываемымцентральным процессорным элементом19. При этом используется стандарт ная система переходов к следующемуадресу микрокоманды,Генератор 21 тактовых импульсовнеобходим для задания временной сетки работы микропроцессора 8.Блок 22 приоритетных прерыванийпредназначен для организации прерывания основной программы и переходак выполнению подпрограммы по командам оператора.Буферный регистр 23,служит дляосуществления временной развязки между выполнением операции прерывания вцентральном процессорном элементе 19и выдачей кода следующего прерывания.Процесс поверки осуществляют следующим образомОператор осуществляет ввод в микропроцессор 8 значений коэффициентамощности, частоты поверочного сигнала и поверяемой отметки. После этогомикропроцессор 8 производит установку коэффициентов деления прецизионных делителей 6 и 13 напряжения и тока в соответствии со значением поверяемой отметки; задает коэффициент 35деления перестраиваемого делителя 9частоты, исходя из требуемой частотыповерочного сигнала; определяет значение временной задержки ЬС по форму.ле40Р 2 Т ТТЬС23 т 1 Г где дТ - временной сдвиг между испытательными сигналами напря 45жения и тока;2 Т - период испытательного сигнала;ц - фазовый сдвиг между векторами напряжения и тока в по 50веряемом приборе,Полученное значение дТ записывается в управляемую линию 3 задержки,После выполнения указанных операций микропроцессором 8 формируетсясигнал, по которому открывается ключ2 н импульсы с выхода генератора 1эталонной частоты начинают поступатьна информационный вход перестраивае10 Г а, 0(ТсТ; -а, Т(2 Т; 45 5 12673 мого делителя 9 частоты, которым производится деление поступающей на его вход импульсной последовательности в соответствии с требуемым значением частоты поверочного сигнала, С выхода перестраиваемого делителя 9 частоты импульсы поступают на информационный вход управляемой линии 3 задержки и на управляющий вход коммутатора 10 тока. Коммутатором 10 тока производится коммутация. подаваемого на его информационный вход уровня постоянного тока с положительного значения на отрицательное и наоборот. Уп"равляемая линия задержки 3 служитдля задания фазового сдвига междувекторами напряжения и тока. Таким образом, на управляющий вход коммутатора 4 напряжения импульсы поступаютс требуемой временной задержкой. Ком мутатор 4 напряжения производит попеременное переключение уровня постоянного напряжения с положительного значения на отрицательное и наоборот,Уровни постоянного напряжения и тока поступают на информационные входыкоммутаторов 4 и 10 напряжения и тока от источников 5 и 12 напряжения и тока соответственно через прецизионные делители б и 13 напряжения и тока. Прецизионными делителями 6 и 13 напряжения и тока осуществляется установка требуемых амплитудных значений Формируемого сигнала. Для этого на их управляющие входы с микропроцессора 8 поступают коды коэффициентов деления, изменяющиеся в соответствии с номером поверяемой отметки. Таким образом, на выходах прецизионных коммутаторов 4 и 10 напряженияи тока Формируются последовательности импульсов прямоугольной Формы типа "меандр". Закон их формированияимеет вид)Ъ, 0 Т;1,-Ъ, Т 2 Т,50где а - амплитудное значение испытательного сигнала напряжения;Ъ - амплитудное значение испытательного сигнала тока,Сформированные импульсные последовательности поступают на соответствующие измерительные цепи поверяемого 7 и образцового 11 приборов. Показания приборов вводятся оператором в 12 Ьмикропроцессор 8, которым и осуществляется вычисление значений погрешностей в поверяемой отметке и сравнения их с допустимыми с целью определения соответствия поверяемого прибора 7 установленному классу точности. Описанный процесс осуществляется во всех поверяемых отметках.Микропроцессор 8 работает следующим образомПо пусковой команде с блока 16 управления передачей данных в блок 20 микропрограммного управления поступает сигнаЛ, инициирующий Формирование первого адреса микрокоманды, поступающего на адресные шины микропрограммной памяти 17. На информационных выходах микропрограммной памяти 17 Формируется код первой микро- команды, поле которой содержащее 26 бит, условно можно разбить на следующие составляющие: 7 бит - для управления выбором адреса следующей микрокоманды," 1 бит - Функция загрузки адреса микрокоманды; 4 бита - для управления признаками (Флагами) блока 20 микропрограммного управления;7 бит - код микрофункции, реализуемой центральным процессорным элементом 19; 1 бит реализует условную синхронизацию; 1 бит подается на шину маски; 2 бита используются для управления прерываниями, разрешая соответственно запись и считывание када уровня приоритета выполняемой программы; 3 бита предназначены для управления передачей данных посредством Формирователя 14 адресных шин и блока 16 управления передачей данных между центральным процессорным элементом 19, оперативным запоминающим устройством 15 и внешними блокаКод микрофункции по четвертому выходу микропрограммной памяти 17 поступает на первый вход блока 20 микропрограммного управления и гредставляет собой условие, по которому выбирается следующий адрес микрокоманды. Блок 20 микропрограммного управления, анализируя состояние этого входа, а также второго и третьего входов, подключенных соответственно к второму выходу блока 16 управления передачей данных и первому выходу центрального процессорного элемента19, Формирует адрес следующей микрокоманды. Эта операция повторяется7 12673 при выполнении всей программы работы. Последовательность кодов, формируемая на третьем выходе микропрограммной памяти 17, поступает на вход буферного регистра 18 микрокоманд и далее на первый вход центрального процессорного элемента 19. В соответствии с поступающими кодами центральным процессорным элементом 19 выполняется последовательность опера О ций, представляющих собой программу обработки входных данных. Помимо этого центральным процессорным элементом 19 по второму и третьему выходам формируются адрес и код разрешения, 15 поступающие на вторые входы формирователя 14 адресных шин и блока 16 управления передачей данных. В зависимости от управляющих сигналов, формируемых на первом и втором выходах 20 микропрограммной памяти 17 и поступающих на первые входы формирователя 14 адресных шин и блока 16 управления передачей данных, происходит их совместная или избирательная инициа лизация. В дальнейшем входная информация, поступающая по магистрали С в блок 16 управления передачей данных, транслируется последней либо в оперативное запоминающее устройство 30 15, либо по второму входу в центральный процессорный элемент 19. Формирование адресов записи информагии в оперативное запоминающее устройство 15 производится центральным процессорным элементом 19 совместно с формирователем 14 адресных шин. При работе микропроцессора 8 обмен данными и результатами вычислений между оперативным запоминающим устройством 15,40 центральным процессорным элементом 19 и внешними абонентами осуществляется посредством блока 16 управления передачей данных,45,уормула изобретения 1, 1 стройство для поверки ваттметров, содержащее фазозадающую цепь,источники напряжения и тока, клеммы 50для подключения поверяемого прибора и образцовый прибор, измерительная цепь тока которого подключена к клемме для подключения токовой цепи поверяемого прибора, о т л и ч а ю щ е е с я тем, что, с целью повыше ния точности, в него введены генератор эталонной частоты, ключ, пере 12 8страиваемый делитель частоты, прецизионные делители напряжения и тока,коммутаторы напряжения и тока и микропроцессор, а фазозадающая цепь выполнена в виде управляемой линии задержки, причем выход генератора эталонной частоты соединен с входомключа, выход которого подключен кинформационному входу перестраиваемого делителя частоты, а управляющийвход - к первому выходу микропроцессора, вторым выходом соединенного суправляющим входом управляемой линиизадержки, информационный вход которой соединен с выходом перестраиваемого делителя частоты и управляющимвходом коммутатора тока, а выход подключен к управляющему входу коммутатора напряжения, своими выходами подключенного к клеммам для подключенияизмерительных цепей напряжения поверяемого прибора и измерительнымцепям напряжения образцового прибора,измерительная цепь тока которого подключена к выходу коммутатора тока,информационный вход которого соединен с выходом прецизионного делителятока, информационный вход которогосоединен с выходом источника тока,а управляющий - с пятым выходом микропроцессора, своим третьим выходомподключенного к управляющему входупрецизионного делителя напряжения,информационный вход которого соединен с выходом источника напряжения,а выход - с информационным входомкоммутатора напряжения, микропроцессор по своему четвертому выходу подключен к управляющему входу перестраиваемого делителя частоты, а вторая клемма для подключения измерительной цепи тока поверяемого прибора подключена к входу коммутаторатока. 2. Устройство, по п.1, о т л и - ч а ю щ е е с я тем, что микропроцессор содержит формирователь адресных шин, оперативное запоминающее устройство, блок управления передачей данных, микропрограммную память, первый и второй буферные регистры, центральный процессорный элемент, блок микропрограммного управления, блок приоритетных прерываний и генератор тактовых импульсов, выход которого подключен к первому входу второго буферного регистра, первомуаг Составитель А.ЗаборняТехред И. Попович акторЛ.Пов тор М.Пож аказ 5768/42 Тираж 728 Государственного елам изобретенийМосква, Ж,дписное комитета СССи открытийаушская наб. ВН 1303 роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 9 12673 входу блока приоритетных прерываний и первым входам блока микропрограммного управления и центрального процессорного элемента, первым выходом подключенного к второму входу блока 5 микропрограммного управления, по первому выходу соединенного с входом микропрограммной памяти, первый и второй выходы которой подключены соответственно к первым входам формиро вателя адресных шин и блока управления передачей данных, по первому выходу соединенного с вторым входом центрального процессорного элемента, вторым выходом подключенного к второ му входу формирователя адресных шин, выход которого соединен с первым входом оперативного запоминающего уст" ройства, своим выходом подключенного к третьему входу блока управления передачей данных, вторым выходом соединенного с третьим входом блока микропрограммного управления, четвертый ,вход которого подключен к третьему выходу микропрограммной памяти, по четвертому выходу соединенной через первый буферный регистр с третьим входом центрального процессорного элемента третьим выходом подключенного к второму входу блока управления передачей данных, соединенного по третьему выходу с вторым входом оперативного запоминающего устройства, а четвертый вход центрального процессорного элемента через второй буферный регистр подключен к выходугблока приоритетньи прерываний, по второму входу соединенного с вторым выходом блока микропрограммного управления.