Устройство для адаптивной цифровой фильтрации

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 1111955513(22) Заявлено 1404,80,(21) 2950292/18-24с присоединением заявки Нов(23) Приоритет -Опубликовано 300882 Бюллетень М 0 32 51 М Кп з Н 03 Н 21/00 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 300882(54) УСТРОЙСТВО ДЛЯ АДАПТИВНОЙ ЦИФРОВОЙ ФИЛЬТРАЦИИустройство относится к системамобработки случайных процессов и может быть использовано в системах.диагностики технического состоянияподвижных динамических объектов.Известно устройство для цифровойфильтрации 1)Недостатками известного устройства являются низкое быстродействиеи большое количество оборудования.Известно также устройство дляцифровой фильтрации, содержащеевходной регистр, (2 п+2) блока умножения, блок формирования эталонногосигнала, первый накапливающий сумматор, два блока памяти, сумматор,п квадраторов, второй накапливающийсумматор и усилитель (2),Однако устройство обеспечивает недостаточное быстродействие, т.е. сходимость весовых коэффициентов к оптимальным значениям даже для устройства, реализующего метод самонастройки Ньютона-Рафсона, невелика. Особенно это заметно при обработке высокочастотных сигналов, когда значительно возрастает ошибка запаздывания в сложений за изменением весовых коэффициентов. Цель изобретения - повышение быстродействия.Поставленная цель достигаетсятем, чтов устройство для адаптивной цифровой фильтрации, содержащее(2 в+2) умножителей, блок формирования эталонного сигнала,. первый ивторой накапливающие сумматоры,два блока памяти, сумматор, усилитель, причем выход 1 с-го (к=1,в)квадратора соединен с первым входомсумматора, выход которого подключенк первому входу (2 а+1)-го Умножителя, выход которого, соединен с первым входом 1 с-го (1 с=в,2 в) умножителя,выходы первого блока памяти подключены к первому входы 1 с-го(к=1,а) умножителя, выход которогосоединен с 1 с-м входом первого накапливающего сумматора, выход которогосоединен с вторым входом сумматораи является выходом устройства, выходвторого блока памяти соединен спервым входом (2 щ+2)-го умножителя,выход М-го квадратора подключен к1 с-.у входу второго йакапливающегосумматора, выход которого соединенс входом усилителя, выход которого 30 подключен к второму входу (2 в+1)-го(1=1,щ) элемента И, второй выход которого соединен с первым выходомблока управления, 1-ый (1= Г,щ) выходвторого регистра подключен к первомувходу 1-го (к=щ,2 щ) элемента И,второй вход которогосоединен с Овторым выходом блока Управления,выходы 1-го и (к+щ)-го (1=1,щ) элементов И соединены с вторыми входами 1-го и ( 1+в) -го усилителей, 1-ымвходом фррмирователя эталонного 15сигнала и входом -го квадратора,М-ый выход регистра соединен с первым входом первого регистра, (в+1)-ыйвыход которого подключен к первомувходу второго регистра, второй входкоторого соединен с выходом счетчика, первый вход которого подключенк выходу генератора импульсов, входкоторого соединен с вторым выходомблока управления, первый вход которого соединен с первым входом(2 м 1 )-гоэлемента И , и является входомустройтва, второй вход первого регистра соединен с выходом (2 в+1)-гоэлемента И, второй вход которогосоединен с первым выходом блока сравнения, второй вход которого соединенс первым входом первого блока памяти, 1-ый выход которого соединен с(1+2)-ым входом блока управления.Поставленная цель достигается так же тем, что блок управления содержит щ квадраторов, сумматор, накапливающий сумматор, два счетчика,нелинейный усилитель, умножитель,узел сравнения, элемент И и два узла памяти, первые входы которых являются соответственно первым и вто-.рым входами блока, выход первогоузла памяти является первым входомблока, выход второго узла памяти 45соединен с первым входом элемента И,выход которого является вторымвыходом блока, выход 1-го квадраторасоединен с 1-ым входом накапливающего сумматора, выход которого соединен с первым входом первого счетчика и входом нелинейного усилителя,выход которого подключен к первомувходу второго счетчика, выход которрго соединен с первым входом умножйтеля, выход которого подключен квходу узла сравнения, первый выходкоторого соединен с вторыми входамипервого и второго узлов памяти,входом сброса накапливающего сумматора и вторым входом второго и перво. 60го счетчиков, выходы первого счетчика соединены с входами сумматора,выход которого подключен к второмувходу умножителя, второй выход узласравнения соединен с вторым входом элемента И, вход 1-го квадратораявляется (1+2)-ым входом блока.На фиг, 1 изображена схема устройства; на фиг. 2 - то же, блокуправления.Устройство содержит первый ивторой регистры 1, элементы И 2,блок 3 управления, блок .4 формирования эталонного сигнала, умножители 5, квадраторы б, первый и второйблоки 7 памяти, первый и второй накапливающие сумматоры 8, сумматор 9на два входа и один выход, усилитель10, генератор 11 импульсов, счетчик 12.Блок управления содержит узлы13 памяти, элемент И 14, узел 15 срав.нения, квадраторы 1 б, накапливающий сумматор 17, счетчики 18, нелинейный усилитель 19, умножитель 20,сумматор 21.Устройство фильтрации работаетследующим образом,Выборки случайного сигнала поступают на вход первого регистра 1через элемент И 2 и на вход блока3 управления. Блок 3 управлениявырабатывает сигнал С, которыйоткрывает соответствующие элементы И 2. Сигналы с выходов первогорегистра 1 поступают на и первых входов эЛементов И 2, на вторые входыкоторых поступают сигнал С. С выходов элементов И 2 сигналы поступают на первые входы 2 п умножителей5, и входов блока 4 формированияэталонного сигнала и входы и квадраторов б. На вторые входы первыхумножителей 5 поступают сигналы си выходов блока 7 памяти, в которомзаписаны начальные значения весо-,вых коэффициентов (или значения,полученные на предыдущем шаге адаптации), Сигналы с выходов п первых .умножителей 5 поступают на и входовпервого накапливающего сумматора 8.С выхода первого накапливающегосумматора 8 выходной сигнал фильтрапоступает на первый вход сумматора 9,на второй вход которого поступаетэталонный сигнал с блока 4 формирования эталонного сигнала, Выход .сумматора 9 соединен с первым входом(2 п+1)-го умножителя 5. Сигналы свыходов квадраторов б поступают навход второго накапливающего сумматора 8. Сигнал с выхода второгонакапливающего сумматора 8 поступает через усилитель 10 на первыйвход (2 п+2)-го умножителя, на второй вход которого поступает сигнал(2 п+2)-го умножителя 5 соединенвторым входом (2 п+1)-го умножителя5, Выход (2 п+1)-го умножителя 5соединен с вторыми входами вторыхи умножителей 5. Сигналы с выходови умножителей 5, которые соединеныс и входами первого блока 7 памяти, представляют собой уточняющие величины весовых коэффициентов. Сигнал с выхода одного из умножителей 5 поступает на второй вход блока 3 управления, который формирует сигнал С 2 и прекращает действие сигнала С 1.Сигнал С 2 запускает генератор 11 импульсов, а отсутствие сигнала С не позволяет поступать на вход первого регистра следующим выборкам 10 входного сигнала. Сигналы с выхода генератора 11 импульсов поступают в счетчик 12. Задержка счетчика 12 определяется временем на вычисление уточненного значения весовых коэф фициентов. Сигналы с выхода счетчика 12 поступают на второй вход первого регистра 1, вытесняя сигналы, записанные в нем, во второй регистр 1. Сигналы с выхода второго регистра 1 2 О через элементы И 2, открытые по сигналу С, поступают на входы блока 4 формирования эталонного сигнала, 2 п входов умножителей 5 и входы квадраторов 6. Цикл уточнения весовых коэффИциентов повторяется.Уточнение продолжается до тех пор, пока все значения выборок вход- ного сигнала не будут переписаны во второй регистр 1. В этом случае счетчик 12 формирует сигнал сброса, который "сбрасывает" счетчик 12 и второй регистр 1. Уточнение повторя,ется. Процесс, уточнения продолжается до тех пор, пока не будет соблюдаться условие35с Е где Ч(+1) - значения весовых коэф О фициентов на 1+1 шаге уточнения.В этом случае значения весовых коэффициентов с и выходов первого блока 7 памяти поступают на и входов блока 3 управления. Блок 3 управления при выполнении условия прекращает действие сигнала С 2 и формирует сигнал С 1. На вход первого регистра 1 поступает новая выборка входного сигнала.Эффективность предлагаемого устройства заключается в том, что в результате введения второго регистра, (2 п+1)-го логического элемента и, блока 3 управления, счетчика, генератора импульсов появляется возможность уточнять весовые коэффициенты на каждом шаге адаптации, причем уточнение можно производить или заданное число раз, или до тех пор, пока не будет выполнено условие (1). 6 О Это позволяет значительно уменьшить ошибку определения весовых коэффициентов из-за запаздывания при обработке нестационарных высокочастотных сигналов, заданных единичными реа лизациями, при априорно неизвестныхстатистических характеристиках сигналов и помех. формула изобретения1; Устройство для адаптивной цифровой фильтрации, содержащее в квадраторов, первый регистр,(2 а+2) умножителей, блок формирования эталонного сигнала, первый и второй накапливающие сумматоры,два блока памяти, сумматор, усилитель, причем выход -го (1 с 1,в) квадратора соединен с первым входом сумматора, выход которого подключен к первому входу (2 щ+1)-го умножителя,. выход которого соединен с первым входом Е-го (к=в,7 щ) умножителя, выходы первого блока памяти подключены к первому входу 1 с-го (к=1,а) умножителя, выход которого соедяненс 1 с-м входом первого накапливающего сумматора, выход которого соединен с вторым входом сумматора и является выходом устройства, выход второго блока памяти соединен с первым входом (2 в+2)-го умножителя, выход 1-го квадратора подключен к 1-му входу второго накапливающего сумматора, выход которого соединен с входом усилителя, выход которого подключен к второму входу (2 щ+1)-го умножителя, о т л и ч а ю - щ е е с я тем, что, с целью повышения быстродействия, в него введены второй регистр, 2 щ+1 элемент И, генератор импульсов, счетчик и блок управления, 1 с-ый выход (1=1,в) первого регистра подключен к первому въоду 1-го (1=1,гп) элемента И, второй выход которого соединен с первым выходом блока управления, М-ый (1 с=1,а) выход второго регистра под 1 ключен к первому входу 1 с-го (1=п,2 а) элемента И, второй вход которого сое-, динен с вторым выходом блока управления, выходы 1-го и (1 с+щ)-го (1=1,в) элементов И соединены с вторыми входами 1-го и (1+в)-го усилителей, 1-ым входом формирователя эталонного сигнала и входом 1-го квадратора, Е-ый выход регистра соединен с первым входом первого регистра, (а+1)-ый выход которого подключен к первому входу второго регистра, второй вход которого соединен с выходом счетчика, первый вход которого подключен к выходу генератора импульсов, вход которого соединен с вторым выходом блока управления, первый вход которого соединен с первым входом (2 в+1)-го элемента И и является входом устройства, второй вход первого регистра соединен с выходом (2 щ+1)-го элемента И, второй вход которого соединен с первым выходом блока сравнения, второй вход которого соединен с первым входомпервого блока памяти, 1-ый выход которого соединен с (1+2)-ым входом блока управления.2, Устройство по п.1, о т л и - .ч а ю щ е е с я тем, что блок управления содержит а квадраторов, сумма тор, накапливающий сумматор, два счетчика, нелинейный усилитель, умножитель узел сравнения, элемент И и два узла памяти, первые входы которых являются соответственно первым 10 и вторым входами блока, выход первого узла памяти является первым входом блока, выход второго узла памяти соединен с первым входом элемента И, выход которого является вторым выходом блока, выход М-го квадратора соединен с 1 с-ым входом накапливающего сумматора, выход которого соединен с первым входом первого счетчика и входом нелинейного усилителя, выход которого подключен к первому входу второго счетчика, выход которого соедннен с первым входом умножителя,выход которого подключен к входуузла сравнения, первый выход которого соединен с вторыми входами первого и второго узлов памяти, входомсброса накапливающего сумматора ивторым входом. второго и первогосчетчиков, выходы первого счетчикасоединены с входами сумматора, выходкоторого подключен к второму входуумножителя, второй выход узла сравнения соединен с вторым входом элемента И, вход 1-го квадратора является (1+2)-ым входом блока. Источники информации,принятые во внимание при экспертизе1. Рабинер Л., Гоулд Б. Теория иприменение цифровой обработки сигналов. М., дМир", 1978.2, Авторское свидетельство СССРпо заявке М 2684708/18-24,кл. Н 03 Н 17/04, 1978 (прототип).955513 оставитель А. Барановехред М.Рейвес аказ 64 76 Тираа 959ИИПИ Государственногопо делам изобретены35, Москва, Ж, Рауюс Подписноеомитета СССРи открытийкая наб., д. 4/5 иал ППП "Па г. Уагор едактор А. Ог орректор А. Ферен Проектная, 4