Умножитель частоты

и 945948 ОП ИСАНИЕизовеитинияК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоввтсинкСоцнапнстнчвсинкРеспублик(5 )М. Кл. Н 03 В 19/00 с присоединением заявки ЭЙаЬеударетаапвй камнтет ФСТР дю делам взебретенкй и открытий(53) УДК 621.374. ,4(088.8 ) гМ. М. Лещинский и И. В. ШкуновГорьковский ордена Трудового Красного Зн мени-научноисследовательский радиофизический институт-м-Горьковский политехнический институт им, А. А. Иданова(54) УИНОБИТЕЛЬ ЧАСТОТЫ1Изобретение относится к радиотехнике и может использоваться для умножения частоты сигналов в цифровых устройствах различного назначения.Известен умножитель частоты, со 5 держащий последовательно соединенные накопительный счетчик, регистр памяти, первый делитель частоты и преоб-. разователь импульсного сигнала в гар-, монический, а также второй делитель частоты и перестраиваемый генера" тор тактовых импульсов, выход которого соединен с сигнальными входами первого и второго делителей частоты 1 1;.Однако в известном умножителе частоты имеется несинхронность цастоты следования входных импульсов и частоты следования импульсов из" 2 о мерительной формируемой последовательности, цто приводит к возникновению разрывов фазы выходного гармонического сигнала, следствием цего является появление в спектре выходного сигнала побочных гармоник, а также к сужению диапазона входных частот при сохранении заданной точности умножения.Цель изобретения - уменьшение линейных искажений при одновременном расширении диапазона входных частот.Для этого в умножитель частоты, содержащий последовательно соединенные накопительный счетчик, регистр памяти, первый делитель частоты и преобразователь импульсного сигнала в гармоничесий, а также второй делитель частоты и перестраиваемый ге нератор тактовых импульсов, выход которого соединен с сигнальными входами первого и второго делителей частоты, введены последовательно; соединенные блок стабилизации усиления и блок автоматической под- стройки кратности частот, выход которого соединен с управляющим входов перестраиваемого генератора такто 3 94594вых импульсов, а также блок задержки, выход которого соединен ссигнальным входом .накопительногосчетчика и управляющим входом вто"рого делителя частоты, при этом выход второго делителя частоты соеди"нен со счетным входом накопительного счетчика и первым сигнальным вхо"дом блока автоматической подстрой"ки кратности частот, а вход блока . 16стабилизации усиления, второй сиг",нальный вход блока автоматическойподстройки кратности частот входблока задержки и управляющий вход регистра памяти объединены и точка их исоединения является входом умножи"теля частоты,При этом блок стабилизации усиле"ния содержит последовательно соеди ненные первый генератор тактовых импульсов, элемент.И, накопительныйсчетчик и управляемый делитель частоты, к входу которого подключен вы"ход второго генератора тактовых импульсов, при этом второй вход элемента И является входом, а выход управ"ляемого делителя частоты - выходомблока стабилизации усиления.Блок автоматической подстройкикратности частот содержит последовательно соединенные формироваМвльсигнала ошибки, элемент И, реверсив"ный счетчик, цифроаналоговый преобразователь и усилитель, при этомпервый и второй входы формирователя55сигнала ошибки являют:я соответственно первым и вторым сигнальными входами, а выход усилителя - выходом блокаавтоматической подстройки кратностичастот.На чертеже представлена структурная электрическая схема предложенного устройства.Умножитель частоты содержит блок1 задержки, накопительный счетчик 2,45второй делитель 3 частоты, регистр 4памяти, блок 5 автоматической под",стройки кратности частот, блок 6.стабилизации усиления, первый делитель 7 частоты; перестраиваемый генератор 8 тактовых импульсов.50Блок 5 автоматической подстройкикратности частот содержит формирователь 9 сигнала ошибки,элементИ 10, реверсивный счетчик 11, цифро"аналоговый преобоазовательЦАП )12и усилитель 13,Блок 6 стабилизации усиления содержит первый генератор 14 тактовых 8 фимпульсов, элемент И 15, накопительный счетчик 16, управляемый делитель17 частоты и второй генератор 18 тактовых импульсов. К выходу второгоделителя частоты 7 подключен пре"образователь 19 импульсного сигнала в гармонический.Умножитель частоты работает следующим образом,Соотношение. между частотами следования импульсов, формируемых генератором 14 и генератором 18, определяется условием обеспечения устойчивости цепи автоматической подстройки кратности частот цифрового умно"жителя;Ю Тогде т - частота следования тактовыхмимпульсов, формируемых генератором 14;т - частота следования тактовыхимпульсов, формируемых ге;нератором 18;5 - крутизна генератора 8 тактовых импульсов;К " коэффициент усиления усилителя 13;То " начальный период перестра"иваемого генератора 8 тактовых импульсов.В 1-ый период умножаемой частоты1-ый входной импульс поступает че"рез блок 1 задержки на сигнальныйвход накопительного счетчика 2 иуправляющий вход делителя 3. частоты,а также непосредственно на управляющий вход регистра 4 памяти, первыйсигнальный вход блока 5 и вход блока6. При этом регистр 4 памяти фиксирует информацию с выхода накопительного счетчика 2. Блок 1 задержки обе6спечивает задержку -го импульса навремя С, При поступлении задержанного на время Т 1-го импульса умножаемой.частоты ГХ на управляющие входы накопительного счетчика 2 и делителя частоты 3 происходит сброснакопительного счетчика 2 и делителя 3 частоты в нуль.Генератор 8 формирует импульсы спериодом То(1), Делитель 3 частотыосуществляет умножение периода Тс (1)следования тактовых импульсов генератора 8 в и раз, Импульсы с периодом следования Т и .Т (1) с выхода делителя 3 частоты поступаютна счетный вход накопительного счетчика 2, который осуцествллет измерение длительности Т 1-го периода945948 б формула изобретения 1. Умножитель частоты, содержащийпоследовательно соединенные накопительный счетчик, регистр памяти, 5первыи делитель частоты и преобразователь импульсного сигнала в гармо,5следования импульсов умнонаемой частоты путем подсчета числа Д импульсов с периодом Т , поступающих на его вход за период Тд: -. - .р. ЫхИТс И ) Тгде Т 1 - 1-ый период следования импульсов умножаемой частотыфМТ .- длительность периода следования тактовых импульсовв 1-и периоде следованияимпульсов умножаемой частоты Г,и - коэффициент деления частоты делителя 3, равный требуемому коэффициенту умножения цифрового умножителя:й- ошибка измерения Тх, вызванная конечной величинойдискрета и ТсОдновременно в 1-м периоде следования импульсов умножаемой частотыГ Формирователь 9 сигнала ошибки .осуществляет измерение модуля ошиб-ки,й и ее знакас=Т-.,ц п,т .По окончании 1-го периода следования входных импульсов сигнал ошибкйй.с выхода формирователя 9 по. ступает на первый вход элемента И 1 О.Одновременно с сигналом ошибки йна второй вход элемента И 1 О поступает сигнал с блока 6 стабилизацииусиления. Этот сигнал Формируют в1-м периоде .следования импульсовумножаемой частоты следуацим образомИмпульсы с периодом Т д с генератора 14 поступают на первый входэлемента .И 15. Импульсы умножаемойчастоты Г поступают на второй входэлемента И 15. Счетцик 16 осуществляет грубое измерение длительности Т .периода следования импульсов умно.жаемой частоты К путем подсчета числа импульсов Я с периодом Т, поступающих на егр вход за период Тха- -хТмЧисло О с выхода счетчика 16 поступает на управляющий вход управляемого делителя 17,Управляемый делитель 17 обеспечивает умножение периода Тв следования импульсов с генератора 18 наВ (1+1)-м периоде умйожаемой частоты Г импульсы с периодом следования Тя .О с выхода блока 6 поступаютна второй вход элемента И О. Реверсивный счетчик 11 осуществляетизмерение ошибкипутем подсцета числа Й импульсов с периодомТ., поступающих на его вход завремя ошибки т,й =с(1)/ОтоЦифроаналоговый преобразователь12 формирует напряжение, пропорциональное коду й реверсивного счетчикао 1, Сигнал с выхода ЦАП 12 усили"вается в К раз усилителем 13 и поступает. на управляющий вход генератора8, Под воздействием этого сигналапериод следования тактовых импульсовю в зависимости от величины и знакаошибки й изменяется таким,обра зом, что ошибка й. уменьшается,С приходом (+1)-го импульса умножаемой частоты х регистр памяти 4фиксирует число р с выхода накопи"тельного счетчика 2. Число ,д с вы"хода регистра памяти 4 вводится .науправляющий вход делителя 7, Насигнальный вход делителя 7 поступаютр импульсы с периодом То(+1), Делитель 7 обеспечивает умножение периода следования импульсов Тс,(+1) начисло,о . Преобразователь 19 осуществляет преобразование импульсногосигнала в гармонический,В последующих тактах работы умножителя величина ошибки уменьшаетсядо нуля, и устанавливается режим кратности частоты следования входных импульсов и формируемой последовательности имп.ульсов,Таким образом, в предложенном умножителе частоты следования реализуется синхронность частоты следования,входных импульсов и частотыследования импульсов формируемой по"следовательности путем автоматическо"го установления и поддержания крат"ности их периодов и обеспечиваеттем самым положительный эффект "уменьшение нелинейных. искажений приодновременном расширении диапазонавходных частот.4 нический, а также второй делительчастоты и перестраиваемый генератоо7тактовых импульсов, выход которого соединен с сигнальными входами первого и второго делителей частоты, о т л и ч а ю щ и й с я тем, что, с целью уменьшения нелинейных иска" жений при одновременном расширении диапазона входных частот, в него вв дены последовательно соединенные блок стабилизации усиления и блок автоматической подстройки кратности частот, выход которого соединен с управляющим входом перестраиваемого генератора тактовых импульсов, а также блок задержки, выход которого соединен с сигнальным входом накопительного счетчика и управляющим входом второго делителя частоты, пр этом выход второго делителя частоты соединен со счетным входом накопительного счетчика и первым сигнальным входом блока автоматической подстройки кратности частот, а вход блока стабилизации усиления, второй сигнальный вход блока автоматической подстройки кратности частот, вход блока задержки и управляющий вход регистра памяти объединены и ,точка их соединения является входоМ умножителя частоты.2. Умножитель по п.1, о т л и ч а ю щ и й с я тем, что блоФ ста 94948 8билизации усиления содержит последовательно соединенные первый генератор тактовых импульсов, элементИ, накопительный счетчик и управ 5 ляемый делитель частоты, к входукоторого подключен выход второгогенератора тактовых импульсов, приэтом второй вход элемента И является входом, а выход управляемого деО лителя частоты - выходом блока стабилизации усиления.Умножитель по п.1, о т л ич а ю щ и й с я тем, что, блок автоматической подстройки кратности час.15 тот содержит последовательно соединенные формирователь сигнала ошибки,элемент И, реверсивный счетчик, циф"роаналоговый преобразователь и уси-.литель, при этом первый и второйвходы формирователя сигнала ошйбкиявляются соответственно первым ивторым сигнальными входами, а выходусилителя,. - выходом блока автоматической йодстройки кратности частот.Источники информации,принятые во внимание при экспертизе1, Патент Великобританиизо У 1440390, кл. Н 03 К 5/00, опублик,1976 (прототип).945948 Составитель Г. ЗахарченкоРедактор А. Козориз Техред Р. Бабинец Корректор М.Шароаива ее Ш Ш3 в илиал ППП "Патент", г. Ужгород, ул Проектная, 4 Заказ 5347/72 Тираж 959 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, ЖРау