Цифровой частотомер

Союз Советских Социалистических РеспубликОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ о 1783701(22) Заявлено 030275 (21) 2102830/18-21 С 01 В 23/10 с присоединением заявки йо -(23) Приоритет Государственный комнтет СССР по делам нзобретеннй н открытнй(72) Автор изобретения Ю.В. Каллиников Научно-исследовательский и проектный институт по комплекснойавтоматизации нефтяной и химической промышленности(54) ЦИФРОВОЙ ЧАСТОТОМЕР Изобретение относится к областицифровых измерений и предназначенодля измерения низких и инфраниэкихчастот с широким динамическим диапазоном изменения сигналов, 5Известны цифровые частотомеры,реализующие способ обратно пропорционального преобразования периодаизмеряемого сигнала в каждом тактеизмерения с запоминанием результата 10преобразования до следующего такта 1),Однако таким частотомерам свойственно запаздывание, равное текущемупериоду входного сигнала, и ограниченная динамическая точность,Наиболее близким к данному тех"ннческому решению является прямоотсчетный цифровой частотомер, содержащий генератор опорной частоты, 20связанный с входами управляемогоделителя частоты и неуправляемогоделителя частоты, выход которого под"ключен ко входу суммнрукщего счетчика импульсов управляемого делителя, через первый элемент эадержкико входу обнуления счЕтчика выходных импульсов управляемого делителяи непосредственно ко входу элементазапрета, выход которого подключен ЗО ко входу обнуления суммирукщегосчетчика управляемого делителя,и через второй элемент задержки -к объединенным, управляющим входамгруппы вентилей переноса кода результата измерения 2),Такому частотомеру также присущизапаздывание на текущий периодизмеряемой частоты и ограниченнаядинамическая точность, уменьшающаясяпри увеличении скорости измененияизмеряемой частоты, связанные стем, что в течение текущего периодарезультат на выходе устройства остается неизменным и равным значению,.полученному в предыдущем периоде.Цель изобретения - повышениебыстродействия и уменьшение динамической ошибки измерения.Цель достигается тем,что в устройство введены блок дифференцированияи реверсивный счетчик, причем первый вход блока дифференцированияподключен к . входной шине частотомера, второй вход подключен к выходугенератора опорной частоты, третийвход подключен к выходам разрядовсуммирующего счетчика управляемогоделителя, первый выход блока дифференцирования подключен к управляющемувходу элемента запрета, второй выходподключен к счетному входу реверсивного счетчика, знаковые управляющиевходы которого подключены к третьемувыходу блока дифференцирования, входобн,ления реверсивного счетчика подключен к выходу элемента запрета, авходы разрядов реверсивного счетчикаподключены к выходам группы вентилейпереноса кода результата,При этом блок дифференцирования:состоит из трех управляемых делите:лей частоты, каждый из которых.памяти, соединенные через группу,вентилей переноса кода, распределителя импульсов, элемента вычитания импульсов и узла управления, входкоторого подключен к первому входублока дифференцирования, счетные входы первого и второго управляемых 20делителей блока подключены ко второму входу блока,управляющие входыуправляемых делителей через соответствующие группы вентилей подключенык третьему входу блока, выходы первого и второго управляемых делителейподключены ко входам распределителяимпульсов, выходы которого подключеныко входам элемента вычитания импульсов, импульсный выход которого подключен к счетному входу третьегоуправляемого делителя частоты, выходкоторого подключен ко второму выходублока дифференцирования, знаковыевыходы элемента вычитания импульсовподключены к третьему выходу блока,первый выход узла управления подключен к перному выходу устройства,второй, третий и четвертый выходыподключены ко входам обнуления регистров памяти управляемых делителей, пятый, шестой и седьмой выходыподключены к объединенным управляемым входам соответствующих группвентилей переноса кода, а восьмойвыход узла управления подключен к 4управляющему входу распределителяимпульсов,Функциональная схема цифровогочастотомера показана на чертеже.Частотомер содержит генератор 1опорной частоты, подключенный куправляемому двоичному делителю 2частоты, состоящему из суммирующегосчетчика 3, подключенного к вычитающему счетчику 4 импульсов черезвентили 5, неуправляемый делитель 556 частоты, подключенный входом кгенератору 1, а выходом через элемент 7 задержки ко входу обнулениясчетчика 8 выходных импульсов управ"ляемого делителя 2 и непосредствен- Оно к суммирующему счетчику 3 и к элементу 9 запрета, выход которогоподключен ко входу обнуления суммирующего счетчика 3 и через элемент10 задержки к объединенным управляю щим входам вентилей 11 переноса кодарезультата измерения, соединенных сосчетчиком 8, блок дифференцирования,состоящий из трех угравляемых делителей 12 - 14 частоты, каждый из которых образован из вычитающего счетчика 15, подключенного к регистру 16памяти через группу вентилей 17переноса кода, распределителя 18 импульсов, два входа которого соединеныс выходами вычитающих счетчиков 15делителй 12 и 13, а выход - с элементом 19 вычитания, соединенным с делителем 14 узла 20 управления и трехгрупп вентилей 21-23 переноса кода,реверсивный счетчик 24, счетный входкоторого подключен к выходу блокадифференцирования, вход обнуленияподключен к выходу элемента 9 запрета, а входы - разрядов соединены сгруппой вентилей 11 переноса кодарезультата, Группы вентилей 21 - 23переноса кода соединяют выход суммирующего счетчика 3 со входами регистров 16 памяти управляемых делителей12-14, Выход генератора 1 подключенко входам вычитающих счетчиков 15делителей 12 и 13. Выходы узла 20управления соединены с управляющимивходами элемента 9 запрета, вентилями 21-23 переноса кода, входамиобнуления регистров 16 памяти управляемых делителей 12-14, а вход узла20 управления соединен с входной шиной частотомера,Устройство работает следующимобразом,С приходом первого импульса-оготакта измерения частоты(1 ) в узлеуправления 20 формируется сигнал,снимающий запрет с элемента 9 запрета,Импульсом с делителя 6 элементыустройства устанавливаются в исходное состояние, При этом суммирующийсчетчик 3 через элемент 9 запретаустанавливается в 0, код из реверсивного счетчика 24 переписывается во внешний регистр памяти (начертеже не показан), реверсивныйсчетчик 24 устанавливается в 0и в него через время, определяемоеэлементом 10 задержки переписывается через вентили 11 код из счетчика8. Элемент 9 запрета закрывается сигналом от узла 20 управления, По второму импульсу измеряемой частотыв узле 20 управления вырабатываютсясигналы управления, производящиеустановку в 0 регистров 16 памяти в делителе 14 и в одном из делителей 12 или 13 в зависимости от того,в какой из них был записан код впредыдущем такте, Затем производитсязапиаь кода из счетчика 3 черезвентили 23 и 21 или 22 в регистры 16памяти соответствующих делителей14 и 12 или 13, В зависимости оттого, какой иэ делителей 12 или13 работает в режиме памяти от пред 1"/47 Тираа 1019ВНИИПИ Государственногопо делам изобретений113035,. Москва, Ж, Ра Заказ 8538 Подписиомитета СССРоткрытийская наб д, 4/5 филиал ППП Патентфф, г, Узгород, ул, Проектная, 4 управляемых делителей блока, пятый,шестой и седьмой выходы подключенык объединенным управляемым входамсоответствующих групп вентилей переноса кода, а восьмой выход узлауправления подключен к управляющемувходу распределителя импульсов,Источники информации,принятые во внимание при экспертизе 1. Мельников А.А. и др. О некоторых путях построения быстродействующих преобразователей частоты в код . моделированием обратной функции. - фАвтометрия", 1972, Р 2. 2, Авторское свидетельство СССРМ 353206, кл. 6 01 й 23/10, 1972.