Вычислительное устройство для определения соотношений между частотными сигналами

ОПИСАНИЕИЗОБРЕТЕНИЯХ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветснииСоциалистическимиРеспублик 748426(51)М. Кл. с присоединением заявки ИЯ С 06 0 7/12 Государствеииый комитет СССР по делам изобретеиий и открытий(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СООТНОШЕНИЙ ЧАСТОТНЫХ СИГНАЛОВ10 Изобретение относится к вычислительной технике и может быть использовано в системах фазовой автоподстройки частоты (ФАПЧ).В основном авт. св. Р 640311 описано вычислительное устройство для определения соотношений частотных сигналов 11, содержащее триггер, установочные входы которого являются входами устройства, а выходы подключены к управляющим входам первого коммутатора, интегратор со сбросом, управляющий вход ключа сброса которого подсоединен через блокзадержки к выходу формирователя сиг налов, счетный триггер, второй коммутатор, преобразователь частоты в напряжение, квадратор, первый фиксатор нулевого порядка, первый ключ, элемент И и последовательно соединенные 20 выпрямитель, пороговый элемент, элемент НЕ. Вйход элемента НЕ соединен с первым входом элемента И, подключенного вторым входом к выходу формирователя сигналовВход первого ключа соединен со входом выпрямите" ля и с выходом интегратора со сбросом, а его выход подключен ко входу первого фиксатора нулевого порядка, выход которого является первым вы ц ходом устройства. Входы преобразователя частоты в напряжение и счетного триггера соединены с одним из входов устройства, выходы счетного триггера подключены к управляющим входам второго коммутатора, выход котброго соединен со входом интегратора со сбросом; вход формирователя сигналов подсоединен к выходу счетного триггера.Кроме того, устройство содержит сумматор, инвертор, второй и третий ключи, второй и третий фиксаторы нулевого порядка, выходы которых являются соответственно вторым и третьим вйходами устройства, и дополнительный интегратор со сбросом. Информацйойнйй вход дополнительного интегратора соединен с выходом первого коммутатора, а выход интегратора через второй ключ соединен со входом второго фиксатора нулевого порядка. Управляющий вход ключа сброса дополнительного интегратора соединен с выходом первого дополнительного блока задержки, подсоединенного входом ко входу устройства и к управляющему входу второго ключа, Входы сумматора подключены соответственно к выходу основ748426 На фиг. 1 изображена схема устройства; на фиг. 2, 3 - временные диаграммы, поясняющие работу устройства.Устройство содержит основнойтриггер 1, установочные входы которогоявляется входами устройства, авыходы подключены к управляющим входампервого коммутатора 2, основной и до. полнительный интеграторы 3, 3, сосбросом ключи сброса 4 л, 4, блокизадержки 5, формирователь сигналов6, счетный триггер 7, второй коммута" тор 8, преобразователь 9 частоты внапряжение, подсоединенный к квадратору 10 через первый коммутатор 2,фиксаторы 11 и 112 нулевого порядка, основной и дополнительный ключи 124 и12, элемент И 13 и последовательно соединенные выпрямитель 14, пороговый элемент 15 и элемент НЕ 16. Кроме того, в состав устройства входят сум ного интегратора со сбросом и через инвертор - к выходу первого Фик- - сатора нулевого порядка, а еговыход подсоединен через третий ключ ко входу третьего Фиксатора нулевого порядка. Управляющий вход третьего ключа подключен к выходу элемента И, который через второй дополни- тельный блок задержки подсоединен к управляющему входу первого ключа. Информационный вход и вйход первого коммутатора соединены соответственно с выходом преобразователячастоты в напряжение и со входом квадратора, выход которого подключен к информационному входу второго коммутатора.Недостатком прототипа является относительно низкая точность вычисления интегральной составляющей ошибки.Цель изобретения - повышение точности работы устройства.Поставленная цель достигается тем, что устройство дополнительно содержитблок выбора начальных условий и последовательно включенные первый дополнительный сумматор, дополнительный пороговый элемент, реле направления, реверсивный счетчик, цифроаналоговый преобразователь и второй дополнительный сумматор, выход которого является выходом интегральной составляющей ошибки устройства, два входа первого дополнительного сумматора подключены соответственно через дополнительные инвертор и ключ к выходу второго Фиксатора нулевого порядка и к выходу дополнительного интегратора, цифровой выход блока выбора начальных условий подсоединен к шине установки начальных условий реверсивного счетчика, а его аналоговый выход подключен ко второму входу второго дополнительного сумматора, третий вход которого соединен с выходом второго фиксатора нулевого порядка. матор 17, дополнительный инвертор 18,первый дбйолнительный сумматор 19,реле направления 20, выходы которого подключены к шинам "вперед" и "назад" реверсивного счетчика 21 цифро 5аналоговыи йреобразователь 22 блокк23 выбора начальных условий, цифровой выход которого подключен к шине установки начальных условий реверсивного счетчика, а аналоговыйвыход к одному из входов второго до 10 полнительного сумматора 24. Междублоками 19 и 20 включен дополнительный пороговый элемент 25, а выхододного фиксатора 11 нулевого порядка соединен со входом сумматора 1715 через инвертор 26.:Устройство работает следующимобразом,На преобразователь 9, один извходов триггера 1, на вход счет-И ного триггера 7, на входы соответст. вующих блоков задержки 5 и управляю.щий вход ключа 12 поступают короткиеимпульсы задающей частотно-импульсной последовательности (ЧИП) с частотой Гза (Фиг, 2 а, 3 а), на другойвход триггера 1 подается, например,ЧИП обратной связи с частотой Го.1(фиг. 2 б, 3 б) . При этом на выходахьсновного триггера получают сигналы,показанные на Фиг. 3 в, г. Эти сигЗ 0 налы поступают к управляющим входампервого коммутатора 2. Выходной сигнал преобразователя 90 9 зая, (1)35 (Е - коэффициент передачи преобразователя) поступает через коммутатор 2 на входы квадратора 10 и интегратора 32, При этом сигнал О навыходе коммутатора 2 имеет вид, пока 40 занный фиг. 2 в, 3 д. На выходе дополнительного интегратора 32 сигналимеет вид как на фиг 2 д в связис периодическим замыканием ключа сброса 4от "импульсов, задержанных относитель 4 но задающей ЧИП 19 на время с 2 2 т,причем конечное значение интервалав конце каждого периода Тзп= 1lзоГ15 ач Ь абзацщ ьа,ф 59 д 1 9)= - (тз.тдт 21тзад-ьтлгде Тз - постоянная интегрированиядополнительного интегратора.На фиг, 2 в, 3 д начальный сдвиг55 по фазе между входными ЧИП, дТлЗа 9где л Тл - начальный сдвиг междуЧИП во временй. С учетом выражения60 (3) Оз принимает в общем случаевид-Ф ч ), Ж32где ь - наблюдаемая часть фазового5 , сдвига,748426 Формула изобретения В момент(фиг. 2 г) кратковременного замыкания ключа 12 (меньше чем наФ 9), работающего от импуль-сов, задержанных относительно задающей ЧИП на время Ж , сигналы 0 передаются на фиксатор 11 нулевого порядка, причем на его выходе напряжение имеет вид как на фиг, 2 е.Кроме того, .сигналы 141 (по Фиг.2 д) при кратковременном замыкании ключа 12(на время з/й ) от импульсов задающей ЧИП поступают на первый дополнительный сумматор 19 совместно с выходным сигналом Фиксатора 114, прошедшим через инвертор 18 и зафиксированным предыдущим импульсом из задающей ЧИП (фиг, 2 е). Сигнал 13 на выходе сумматора 19 с учетомизложенного имеет вид по фиг. 2 ж, причем зона нечувствительности дополнительного порогового элемента 251 д ) 920тчВ моменты перехода фазового сдвига А Ч через значения 2 й М, где 1 = 1, 2, 3, 2 на выходе дополнительного порогового элемента 25 форми руются. короткиеимпульсы (длительно- стьюФ/2) с полярностью, зависящей от соотношения зп и фсПри фф"ф н выходе элемента 25 формируются положительные импульсы, которые, про ходя через реле направления 20,поступают на шину "вперед" счетчи-.ка 21, при Уа) Еос (см. Фиг, 2 а,б,ж) на выходе элемента 25 формируются при дЮ 2 ЛМ отрицательные импульсы, которые, пройдя через реле направления 20, поступают на шину "назадф счетчика 21. В связи с введением в счетчик 21 начального кода 2 р иэ блока 23 выбора начальных условий на выходе цифроаналогового преобразова теля 22 сигнал зависит от величины и знака фазового сдвига 4 (Фиг. 2 з). На вход второго дополнительного сум-матора 24 вместе с положительным сигналом от преобразователя 22 при ходит отрицательный сигнал -О(2-/2) (соответствующий начальному коду 2 ) из блока выбора начальных условий й сигнал Одс выхода второго фиксатора 11(фиг. 2 е) . В связи с тем, 50 что такой способ предлагается испольовать при -Ж 9 - 1, то характер сигнала на выходе Фиксатора 11 в первом приближении принимает пилообразный характер (фиг, 2 и), Если объем счетчика соответствует 229 импульсов, начальный код 2 - половине объема счетчика, а сигнал -- фазовому2сдвигу дЮ = 3 Г и вводится в связи с симметричностью выходного сигнала с фиксатора 11 относительно фазового сдвига + ж , то с учетом этих фактов на выходе сумматора 19 получим линейную статическую характеристику от величины и знака Фазового сдвига (фиг. 2 к) (при - 2 Л 1 с ( дЧ 25 Г 1 с 1 с в 1,2,3, 2), т. е. 09,КдЧф.Таким образом, предложенйое устройство обеспечивает более точное вы-. числение интегральной составляющей ошибки, чем известные устройства. Вычислительное устройство для определения .соотношений частотных сигналов по авт, св. 9 640311, о тл и ч а ю щ е е с я тем, что, с целью повышения точности работы устройства, оно дополнительно содержит блок выбора начальных условий и последовательно включенные первый дополнительный сумматор, дополнительный пороговый элемент, реле направления, реверсивный счетчик, цифроаналоговый преобразователь и второй дополнитель- ный сумматор, выход которого является выходом интегральной составляющей ошибки устройства, два входа первого дополнительного сумматора подключены соответственно через дополнительные инвертор и ключ к выходу второго фиксатора нулевого порядка и к выходу дополнительного интегратора, цифровой выход блока выбора начальных условий подсоединен к,шине установки начальных условий реверсивного счетчика, а его аналоговый выход подключен ко второму входу второго дополнительного сумматора, третий вход которого соединен с выходом второго фиксатора нулевого порядка.748426Фиг,т0г иипи аз 4241/3 Тйрдпнсно илиал Патент , г роПроектная, 4