Цифровой функциональный преобразователь

Союз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ оп 742951(51)М, Кл,2 с присоединением заявки М 9 О 06 Г 15/34 Государственный комитет СССР по делам изобретений и открытий(54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к вычислительной технике и предназначено длявоспроизведения функции одного аргумента, представленного или числоимпульсным (унитарным), или параллельным кодом,Известно устройство, содержащеедешифратор, сумматор, блок памяти(БН), умножитель 1),Однако при увеличении точностивоспроизведения функций увеличиваетсяемкость БП, что вызывает определенныетрудности при построении на основеэтого преобразователя устройства длявоспроизведения многоразрядной функции,Наиболее близким по технической сущности к изобретению является устройство, содержащее генератор 20 импульсов, двоичный умножитель, первые входы которого соединены с выходами блока задания коэФфициентов и счетчик функции 2),Однако устройство имеет низкие функциональные возможности из-за того, что переключение участков аппроксимации организовано по число- импульсному коду модуля функции /у(х) / и параллельный код аргумента хЗО в преобразователе не вырабатывается,что создает определенные трудностипри его настройке и контроле или требует усложнения его схемЫ,Цель изобретения - расширение .Функциональных воэможностей, для обеспечения работы как с числоимпульсным, так и параллельным кодами аргумента без увеличения объема оборудования,Поставленная цель достигается тем,что в устройство, содержащее генератор импульсов, блок задания коэффициентов,счетчик Функции и двоичныйумножитель, первая группа входов которого соединена с выходами блока задания коэффициентов, дополйительновведены счетчик участков аппроксимации и блок управления, первый входкоторого соединен с выходом генератора импульсов, второй - являетсявходом запуска преобразователя, третий - входом числоимпульсного кодааргумента преобразователя, четвертый - входом признака режима работыпреобразователя, пятый вход соединенс первыми выходом двоичного умножителя, шестой - с выходом счетчикаучастков аппроксимации, седьмой -с выходом блока задания коэффициен 742951тов, а первый выход блока управления - с тактовым входом двоичного умножителя, второй - с первыми управляющими входом двоичного умножителя, счетчика участков аппроксимации и счетчика функции, третий - с вторыми управляющими входами соответственно двоичного умножителя и счетчика участков аппроксимации, четвертый и пятый - соответственно со вторым и третьим входами счетчика функции, четвертый вход которого соединен со вторым выходом двоичного умножитФля, а выходы счетчика функции являютая выходами кода функции преобразователя, вторая группа входов дйоичного умножителя является входами кода младших разрядов аргументй,выходами старших разрядов которого являются входы счетчика участков аппроксимации, входы блока задания коэффициентов соединены с выходами счетчика участкон аппроксимации и являются выходами старших разрядов аргумента, выходами младших разрядов которого являются выходы двоичного умножителя, третий ныхОд которого соединен с третьим входом счетчика участков аппроксимации,- Кроме того, блок управления содержит элементы И, ИЛИ, НЕ, 2 И-ИЛИ и триггер, причем первый вход блока управления соединен с первым входом пЕрвого элемента И, второй вход кОторого соединен с выходом триггера, а выход - с первым выходом блока управления, второй вход блока управлбния соединен с первыми входами второго и третьего элементов И,третий и пятый входы блока управления соединены с первыми входами соответственно четвертого элемента И и первого элемента 2 И-ИЛИ, четвертый вХод блока управления подключен к первому входу пятого элемента И и через первый элемент НЕ - с первым входом второго элемента 2 И-ИЛИ и вто рыми входами второго и четвертого элементов И и первого элемента 2 И-ИЛИ, кроме того, четвертый вход блока управления подключен к третьему входу первого элемента 2 И-ИЛИ и вторым входам третьего элемента И и второго элемента 2 И-ИЛИ, шестой вход блока управления соединен с четвертым входом первого элемента 2 ИЛИ и вторым нходом пятого элемента И, седьмой вход блока управления соединен с третьим и через вто- РОВ элемент НЕ - с четвертым входом второго элемента 2 И-ИЛИ, выход которого соединен с пятым выходом блока управления, выход первого элемента 2 И-ИЛИ соединен со входом триггЕра, нулевой вход которого соединен с выходом второго элемента И и вторым ныходом блока управления, а еДИничный в с выходом первого элеМЕнта ИЛИ, первый вход которого сое динен с выходом третьего элемента И,первым входом второго элемента ИЛИи четвертым выходом блока управления, а второй - с выходом четвертого элемента И, выход пятого элемента И соединен со вторым входом второго элемента ИЛИ, выход которогосоединен с третьим выходом блокауправления. На фиг. 1 представлена структурнаясхема предложенного преобразонателя;на фиг.2 - схема блока управления,Схема содержит генератор 1 импульсов, блок 2 управления, к - разрядный двоичный умножитель 3, счетчик 15 4 участков аппроксимации, блок 5задания коэффициентов, счетчик бфункции, входы 7- разрядного параллельного кода аргумента, вход 8запуска, нход 9 - числоимпульснсго 2 О кода. аргумента и вход признака режима 10,элементы 11-15 И, триггер 16,.элементы 17 и 18 2 И-ИЛИ, элементы19-20 ИЛИ, элементы 21,22 НЕ, входы23-25, выходы 26 - 28.д Преобразователь работает в режимевычисления функции по числоимпульсному коду аргумента и н режиме вычисления функции по параллельному кодуаргумента.В первом режиме на вход 8 поступает импульс зпуска Хо на вход 9импульс последовательного кода аргумента, а на вход 10 - логическийсигнал Оо=По импульсу Х о блок 2 управленияоизнодит уановку начальных услний вычисления, т.е, на втором выходе генерирует импульс, по которомудвоичный умножитель 3 и счетчик 4устанавливаются в О, а счетчик 40 функции б - в состояние, соответствующее у(0) .По каждому импульсу последовательного кода аргумента Х н устройствеосуществляется такт вычислений.Это происходит следующим образом,Но каждому импульсу блок 2 управления разрешает прохождение импульсовгенератора 1 на вход сомножителя двоичного умножителя 3, на входы параллельного сомножителя которого с выгходов блока о 5 поступает код /К /.3По двум сомножителям (коду /К 1/и импульсам генератора 1) дноичнййумножитель 3 на выходе вырабатываетпоследовательность импульсов, поступающих на счетный вход счетчика бфункции, и.изменяют его содержимоев зависимости от значения знаковогоразряда К(т.е. при К 70 содержимое счетчика б функции увеличивается, фО а при КО уменьшается), Это продолжается до тех пор, пока на первомвыходе двоичного умножителя 3 не вырабатывается импульс переполнения,поступающий на первый вход обратной 5 грязи блока 2 управления.После окончания этого импульса схема 2 управления запрещает прохождение импульсов генератора 1 на вход числоимпульсного сомножителя двоичного умножителя 3, На этом такт вычисления заканчивается, а следующий такт начнется только с приходом на преобразователь очередно- Го импульса кода аргумента.Во втором режиме на вход 8 посту- пают импульсы .запуска, а на вход 10 - логический сгнал П = 1.оПо импульсу запуска блок 2 управления производит установку условий вычисления, а именно - на третьем выходе генерирует импульс, по кото-. рому с входов 7 производится запись в двоичный умножитель 3 и счетчик 4 соответственно К), младших и (п), - К старших разрядов и х - разрядного кода аргумента х) на четвертом выходе генерирует импульс, по которому счетчик б функции устанавливается в состояние, соответствующее уКО)После этого схема 2 управления разрешает прохождение импульсов генератора 1 на вход сомножителя двоичного умножителя 3, на входы параллель ного сомножителя которого с выходов блока 5 поступает код /К/,10, за счет обеспечения работы как с По двум сомножителям (коду /К /и импульсам генератора 1) двоичныйумножитель 3 вырабатывает последова-,тельность импульсов, поступающих насчетный вход счетчика б функции иизменяют его содержимое в зависимостиот значения, знакового разряда К .(т.е. при К) О содержимое счетчикафункции б уменьшается, а при К (Оувеличивается),Процесс вычисления продолжаетсядо тех пор, пока на выходе счетчика4 не вырабатывается импульс его переполнения, который поступает навторой вход обратной связи блока 2управления. 55 2, Преобразователь по н.1, о тл и ч а ю щ и й с я тем, что блок угравления содеркит элементы И, ИЛИ, НЕ, 2 И-ИЛИ и триггер, причем первый вход блока управления соединен с 60 первым входом первого элемента И,второй вход которого соединен с выходом триггера, а выход - с первым выходом блока управления, второй вход блока управления соединен с первыми входами второго и третьего элеПосле окончания этого импульса блок 2 управления запрещает прохождение импульсов генератора 1 на вход сомножителя двоичного умножителя 3 и генерирует на третьем выходе импульс, по которому в двоичный. умно- житель 3 и счетчик 4 повторно заносится с входов 7 код параллельного аргумента х , Следовательно, после этого в двоичном. умножителе 3 и счетчике 4 содержится код аргумента х, а код у(х) содержится в счетчике б функции.Технико-экономическая эффективность изобретения заключается в более высоких функциональных воэможностях, а именно преобразователь может воспроизводить функцию аргумента, представленного или последовательным Или параллельным кодом. 15 20 25 30 35 40 45 50 формула изобретения1. Цифровой функциональный преобразователь, содержащий генератор импульсов, блок задания коэффициентов, счетчик функции и двоичный умножитель, первая группа входов которого соединена с выходами блока задания коэффициентов, о т л.и ч а ющ и й с я тем, что, с целью расширения функциональных возможностей числоимпульсным, так и параллельнымкодами аргумента, в него введенысчетчик участков аппроксимации и;блок управления, первый вход которо.го соединен .с выходом генератораимпульсов, второй - является входомзапуска преобразователя, третий -входом числоимпульсного кода аргумента преобразователя, четвертый -входом признака режима работы ,преобразователя, пятый вход соединенс первым выходом двоичного умножителя, шестой - с выходом счетчикаучастков аппроксимации, седьмой -с выходом блока задания коэффициентов, а первый выход блока управления - с тактовым входом двоичногоумножителя, второй - с первымиуправляющими входами двоичногоумножителя, счетчика участков аппроксимации и счетчика функции,третИй - с вторыми управляющими входами двоиччого умножителя и счетчика участков аппроксимации, четвертый и пятый - соответственно совторым и третьим входами счетчикафункции, четвертый вход котОрогосоединен со вторым выходом двоичного умножителя, а выходы счетчикафункции являются выходами кода функции преобразователя, вторая группавходов двоичного умножителя являютсявходами параллельного кода младшихразрядов аргумента, выходами старшихразрядов которого являются входысчетчика участков аппроксимации,входы блока задания коэффициентов соединены с выходами счетчика участковаппроксимации и являются выходамистарших разрядов аргумента, выходамимладших разрядов которого являютсявыходы двоичного умножителя, .третийвыход которого соединен с третьимвходом счетчика участков аппроксимации,742951 Иод ЙОд У х Ф ментов И, третий и пятый входы блокауправления соединены с первыми входами соответственно четвертого зле;мента И и первого элемента 2 И-ИЛИ,четвертый вход блока управленияподключен к первому входу пятого элемента И и через первый элемент НЕ -с первым входом второго элемента2 И-ИЛИ и вторыми входами второго ичетвертого элементов И и первогоэлемента 2 И-ИЛИ, кроме того, четвертый вход блока управления подключенй третьему входу первого элемента2 И-ИЛИ и вторым входом третьегоэлеМента И и второго элемента 2 И-ИЛИ,шестой вход блока управления соединен с четвертым входом первого элемента 2 И-ИЛИ и вторым входом пятого элемента И, седьмой вход блокауправления соединен с третьим и через Второй элемент НЕ - с четвертымвходом второго элемента 2 И-ИЛИ, 20выход которого соединен с пятым выходом блока управления, выход первого элемента 2 И-ИЛИ соединен совходом триггера, нулевой вход которого соединен с выходом второго элемента И и вторЫм выходом блока управления, а единичный - с выходом первого элемента ИЛИ, первый вход которого соединен с выходом третьегоэлемента И, первым входом второгоэлемента ИЛИ и четвертым выходом блока управления, а второй - с выходомчетвертого элемента И, выход пятогоэлемента И соединен со вторым входомвторого элемента ИЛИ, выход которогосоединен с третьим выходом блокауправления,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 504195, кл. С 06 Р 1/02, 1976,2, Авторское свидетельство СССРВ 547788, кл, 0 06 С 7/26, 1977. Асталош Корректор В, Синицка Соста Техре Редактор Т, Кисе Заказ 3619/ Подписное о комитета СССР й и открытий умская наб., д. 4/5Филиал ППП фПа Г1Тир ЦНИИПИ Госуд по делам 13035, Москва