Устройство для коммутации асинхронных сигналов

3 ЯЛЬ .с, ".А 5.О П И С А"ИИ Е (1 ц 7 О 5663 ИЗОБРЕТЕНИЯ Союз СоветскихСоциапистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М. Кл,Н 03 К 5/20 О 06 С 13/00 аввударетвввный комитет СССР ао делам нзебретеннй н втнрытнй(088,8) Опубликовано 25 12 79 Бюллетень Рй 47 Дата опубликования описания 25,12,79(54) УСТРОЙСТВО ДЛЯ КОММУТАЦИИ АСИНХРОННЬИ СИГНАЛОВИзобретение относится к области устройств,предназначенных для электронной коммутациисигналов, а более точно для коммутации сигкалов, асинхронно генерируемых многими независимыми истопщками и поступающими наодин объект, причем могут быль случаи совпа 5дения этих сигналов. Устройство может использоваться в системах программного управления, в системах сбора и обработки информации,Известно коммутирующее устройство содержащее схемы сравнения и узлы блокировки,а также пороговые элементы 11.Недостатком этого коммутирующего уст-ройства является потеря информации при15совпадении сигналов во времени.Известно устройство для коммутации асинхронных сигналов, содержащее входной блок,блок определения приоритета и выходнойблок, выходы и входы которого соединенысоответственно с выходами устройства длякоммутации асинхронных сигналов и выхода-ми блока определения приоритета, входы которого соединены с выхоиами входного блока,2входы которого соединены с входами устрой.ства для коммутации асинхронных сигналов,а управляющий вход блока определения приоритета соединен с управляющим входом уст.ройства для коммутации асинхронных сигналов 121.Недостатком этого устройства являетсявозможность потери информации в случае,если длительность последующего сигнала мень.ше предыдущего.Целью изобретения является уменьшениепотерь информации,Для этого в устройство для коммутацииасинхронных сигналов, содержащс входнойблок, блок определения приоритета и выходной блок, выходы и входы которого соединены соответственно с выходами устройства длякоммутации асинхронных сигналов и выходамиблока определения приоритета, входы которогосоединены с выходами входного блока, входыкоторого соединены с входами устройства длякоммутации асинхронных сигналов, а управляю.ший вход блока определения приорите 1 з соеди.Лен с управляющим входом устройства лля705663 35 3коммутации асинхронных сйгцалов, введеныэлемент задержки и ицвертор, вход элементазадержки соединен с управляющим входомустройства для коммутации асинхронныхсйгналов, выход элемента задержки соединен.с входом инвертора, выход которого соедп 1 енс вспомогательным входом блока определенииприоритета, причем вспомогательный вход бло.ка определения приоритета соединен с первыМи входами узлов ограничения длительности, 1 Овторой вход и выход каждого из которыхсоединен с соответствующим входом и"вь)хо-дом блока определения приоритета, а каждый узелограничения длительности содержит три элемента ИЛИ - НЕ и элемент И, первый вход элемента И соединен с первым входом данногоузла огращчения длительности, второй вход1 соторого соединен с вторым-входом элемента И ипервым входом первого элементаИЛИ - НЕ, выход которого соединен с выходом 10узла бйфй 1 йчения длитеЪьйоСт 9, выхоД "элемента И соединен с первым входом второго элемента ИЛИ - НЕ, выход и второй вход которого соединены соответственно с первым входоми выходом третьего. элемента ИЛИ - НЕ второй 5"ВхоКкоТорбго соединен "стретьим входом узла ограничения длительности и вторым входомпервого элемента ИЛИ - НЕ, третийвход кото- " " фио соединен с выходом третьего элементаИЛИ - НЕ. ЗОНа фиг. 1. показана структурная электрическая схема устройства для коммутацииасинхронных сигналов. На фиг. 2 приведенывременные диаграммы функционированияэтого устройства.(Устройство для коммутации асинхронныхЮкалов; содержит входной блок 1, блок определения приоритета 2 и выходной блок 3," элемент задержки 4 и инвертор 5, выходы ивходы выходного блока 3 соединены соответ.ственно с выходами б устройства для коммутации асинхронных сигналов и выходами бло - ка определения приоритета 2, входы которогосоединены с выходами входного блока 1, вхо." Ды"которого соединены с входами 7 устройст.ва -для коммутации асинхройныхсигйалов,а управляющий вход блока определения приоритета 2 сбединен с управляющим входом 8 .устРойс 1 ва Йля коммутации асйнхронных сигна лов, вход элемента задержки 4 соединен суправляющим входом 8 устройства для комму"" "таЦВГ асинхронных сигналов, вйход элемейтазадержки 4 соелинен с входом инвертора 5,выход которого соедИнен с вспомогательным 55входом блока определения приоритета 2, ко.торый соединен с первыми входами узловограничения длительности 9, второй входивыход каждого из которых соединен с соот. 4ветствующцм входом и выходом блока определения приоритета 2, Каждый узел огранИ- чеция длительности 9 содержит три элемента ИЛИ - НЕ 10, 11 и 12 и элемент И 3, первый вход элемента И 13 соединен с первым входом данного узла ограничения длительности 9, второй вход которого соединен с вто. рым входом элемента И 13 и первым входом первого элемента ИЛИ - НЕ 10, выход которого соединен с выходом узла ограничения длительности 9, выход элемента И 13 соединен с первым входом второго элемента ИЛИ - НЕ 11,. выход и второй вход которого соединены соответственно с первым входом и выходом третьего элемента ИЛИ - НЕ 12, второй вход которого соединен с третьим входом узла ограничения длительности 9 и вторым входом первого элемента ИЛИ - НЕ 10, третий вход которого соединен с выходом третьего элемента ИЛИ - НЕ 12.Устройство для коммутации асинхронных сигналов работает следующим образом,При поступлении сигналов запроса от источйиков ийформации (сигцалы на фиг. 2, а, б, в), первый из них (фиг. 2. а), пришедший на любой вход 7 входного блока 1 устройства для коммутации асинхронных сигналов, снимает запрет с соответствующего узла ограничения длительности 9 и проходит через элемент ИЛИ - НЕ 10 на выход выходного блока 3 (сигнал на фиг, 2, д). Объект связывается с данным источником сигнала, при этом на входе 8 и, следовательно, на входах узлов ограничения длительности 9 и элемента 4 за. держки появляется сигнал запрета от объекта(сигнал на фиг. 2 г).Сигнал, йришедший следующим па выход блока определения приоритета 2 не проходит, так как входыузлов ограничения длительности 9 заперты сигналом логического "0" от инвертора 5 сразу после срабатывания первого узйа,ограничения длительности сигнала 9. Сигнал запроса; пришедший вторым, пройдет на соответствующий выход только тогда, когда пропадет сигнал запрета с объекта, то есть когда объект обработает информацию от первого источника (сигнал фиг. 2 е). При этом второй источник сигналов связывается с объектом, на выходах блока 2 определения приоритета и элемента задержки 4 опять пбявляется сигнал запрета,и, следовательно,как описано ранее, срабатывает узел ограничения,длительности 9, соответствующий данному входу входного блока 1. Далее все проис. ходит, как описано выше, при приходе третьего сигнала запроса (сигцал фиг. 2 в) цикл повторяется.Ъ705663 5Таким образом, каждый последующий ис.точняк сигналов подключается к объекту неза. висимо от окончания сигнала запроса с предыдущего источника, и уменьшаются потери ин.формации в случае, если длительность последую .5 щего сигнапа меньше предыдущего. Форм ула изобретения1 О1. Устройство для коммутации асинхронных сигналов; содержащее входной блок, блок . определения приоритета и выходной блок, выходы и входы, которого соединены соответственно с выходами устройства для коммута.ции асинхройных сйгналов и выходами, блока определения приоритета, входы которого соединены с выходами входного блока, входы которого соединены с входами устройства для коммутации асинхронных сигналов, а управляю- эО щий вход блока определения приоритета соединен с управляющим входом устройства для коммутации асинхронных сигналов, о т лич а ю щ е е с я тем, что, с целью уменыпЬ ния потерь информации, в него введены зле-25 . мент задержки и ннвертор, вход элемента за.держки соединен с управляющим входом.устройства для коммутации асинхронных сигналов, выход элемента задержки соединен с входом ннвертора, выход которого соединен с 30 вспомогательным входом блока определения приоритета. 62. Устройство по и. 1, о т л и ч а ьз .щ е е с я тем, что блок определения приоритета содержит ряд узлов ограничения длитель. ности, первые входы которых соединены с вспомогательным входом блока определения приоритета, а второй вход и выход каждого узла ограничения длительности соедииены соот ветственно с соответствующим входом и вы. ходом блока определения приоритета, а каждый узел ограничения длительности содержит три элемента ИЛИ - НЕ и элемент И, первый вход элемента И соединен с первым входом данно. го узла ограничения дйительности,второй вход которого соединен с вторым входом элемента И и первым входом первого элемента ИЛИ - НЕ, выход которого соединен с выходом узла ограничения длительности, выход элемента И соединен с первым входом второго элемента ИЛИ - НЕ, выход й второй вход которого соединены соответственно с первым входом н выходом третьего элемента ИЛИ - НЕ, второй вход которого соединен с третьим входом узла ограниче. ния длительности и вторым входом первого элемента ИЛИ-НЕ, третий вход которого соединен с выходом третьего элемента ИЛИ - НЕ,Источники информации,принятые во внимание при экспертизе1. Патент Великобритании Н 1394336,кл. 8 08 С 2500, 1975.2. Заявка Франции Кф 743085,кл. СОВ С 13/00, 1975,(прототип).705663 Составите Техред 3 СкворцоваКорректор М. Виг Редактор Л. Гел 3 Тираж 1060 ПодписноеИИПИ Государственного комитета СССРпо делам изобретений и открьпий113035, Москва, Ж - 35, Рауискаи наб., д. 4/5 Заказ 8054/6 ЦН