Мажоритарное устройство

(ЯЦ Комитет Российской Федерации по патентам и товарным знакам(54) МАЖОРИТАРНОЕ УСТРОЙСЖО57) Область использования: изобретение отноыся к элементам вычислительной техники. Сущность изобретения; устройство содеожит три входе шины, шесть разделительных диодов, два южоритарных элемента два ограничительных резистора, два транзистора, шину выходного сигнала и выходной резистор, шесть резисторов, нущевуа шину. :Изобретение относится к элементам вычислительной техники, в частности к устройствам мажорирования входных сигналов,Известно мажоритарное устройство, содержащее коммутаторы, элементы И, ИЛИ, дешифратор.Недостаток этого устройства состоит в том, что оно осуществляет мажорирование входных сигналов одной (положительной) полярности и обладает значительной сложностью,Наиболее близким техническим решением к предлагаемому мажоритарному устройству является устройство, содержащее первый и второй мажоритарные элементы, входц которых через разделительный диод подключены к соответствующей шине входного сигнала, а через входной резистор - к шине нулевого потенциала, при этом выводы питания первого мажоритарного элемента подключены соответственно к шине отрицательного и нулевого потенциала источника питания.Недостаток устройства состоит в том, что оно в зависимости от знака входного сигнала формирует выходной сигнал на разные выходные шинц одного (отрицательного) потенциала и обладает значительной сложностью (дополнительно содержит в каждом канале балансный компаратор, фаэоразделительный блок, усилитель мощности,;"нерционное звено обратной связи).Цель изобретения - расширение функциональных возможностей за счет формирования трехуровнего биполярного сигнала и упрощение схемы.Цель достигается тем, что в мажоритарное устройство, содержащее первый и второй мажоритарные элементы, входы каждого иэ которых через разделительный диод подключены к соответствующей шине входного сигнала, а через входной резистор - к шине нулевого потенциала, при этом выводы питания первого мажоритарного элемента подключены соответственно к шине отрицательного и нулевого потенциалов источника питания, дополнительно введены первый и-р-и и второй р-п-р-транзисторы, эмиттеры которых подключены соответственно к шине отрицательного и положительного потенциалов источника питания, базы .через соответственно первый и второй ограничительные резисторы соединены соответственно с инверсным выходом первого и второго мажоритарных элементов, а коллекторы этих транзисторов соединены с шиной выходного сигнала и выходным резистором, второй вывод которого подключен к шине нулевого потенциала, при этом выводы питания второго мажоритарного элемента соединены соответственно с шиной нулевогои положительного потенциалов источникапитания.На.чертеже представлена схема мажоритарного устройства,На схеме первая 1, вторая 2 и и-я 3 шинывходного сигнала через соответствующиеразделительные диоды 4, 5, 6 и 7, 8, 9 под 10 ключены к входам первого 16 и второго 19мажоритарных элементов соответственно,Каждый вход первого 16 и второго 19 мажоритарных элементов через соответствующий входной резистор 10, 1115 подключен15 к шине нулевого потенциала 24 источникапитания, с которой соединены высокопо.тенциальный вывод первого 16 и низкопотенциальнцй вывод питания второго 19мажоритарных элементов. Шина отрицэ 20 тельного потенциала 23 источника питаниясоединена с низкопотенциальным выводомпитания первого мажоритарного элементаэмиттером первого и-р-и-транзистора 18,Шина 25 положительного потенциала источ 25 ника питания соединена с вцсокопотенциальным выводом питания второгомажоритарного элемента 19 и эмиттеромвторого р-п-р-транзистора, Инверсные выходы первого 16 и второго 19 мажоритарных30 элементов через первый 17 и второй 20 ограничительные резисторы соединены соответственно с базами первого 18 и второго 21транзисторов, коллекторы которых подключены к шине 26 выходного сигнала и выход 35 ному резистору 22, второй вывод которогосоединен с шиной нулевого потенциала источника питания,Схема работает следующим образом.Опишем вначале требуемый закон форми 4 О ровэния выходного сигнала, Считаем, чтовходной сигнал 04=1,2,.п) на шинах 1-3может принимэть значения; +1, О и -1, гдезначению +1 соответствует положительныйпотенциал входного сигнала (например,45 значению+1 соответствует сигнал +Е, положительный потенциал источника питания),значению -1 соответствует отрицательныйпотенциал входного сигнала (например, -Е),значению О соответствует нулевой потенци 50ал источника питанияВ соответствии с общепринятым определением мажоритарного элемента его выходной сигнал Ом должен формироваться согласно табл, 1 при поступлении на его 55 вход сигналов Оь Для простоты рассмотримслучай и 3.Как следует из схемы, сигналы Ц -+1проходят на входы второго мажоритарного элемента 19 (открыты разделительные диоды 7, 8 и 9) и не проходят на входы первого2005330 Таблица 1 Продолжение табл, 1 40 мажоритарного элемента(закрыты разделительные диоды 4, 5 и 6). Сигналы 0 = -1 проходят на входы первого мажоритарного элемента 16 (открыты разделительные диоды 4, 5 и 6) и не проходят на входы второго мажоритарного элемента 19 (закрыты разделительные диоды 7, 8 и 9).Приведем диаграмму состояния первого мажоритарного элемента 16 (инверсный выход О 1) в табл. 2,Диаграмма состояний второго мажоритарного элемента 19 (инверсный выход Ог) приведена в табл, 3.Рассмотрим теперь формирование выходного сигнала О мажоритарным устройством на шине 26, Пусть 01" О, 0 г - О, 0 з = 0 (табл, 1, комбинация 1), Для этого случая 0 м 1 = -1 (табл. 2, комбинация 1), 0 г = +1 (табл, 3, комбинация 1). Первый транзистор 18 и второй транзистор 21 будут закрыты и сигнал Ом = 0;Пусть 01-1, 0 г = -1, 03 = +1 (комоинация 17, табл, 1), В этом случае 0 м 1 - О (комбинация 5, табл. 2), 0 мг =+1 (комбинация 2, табл. 3), первый транзистор 18 открывается, а второй транзистор 21 закрыт, Сигнал 0 м = -1 (-Е).Пусть О -+1, 0 г = О, Оз =+1(комбинация 6, табл, 1). В этом случае Ом 1 = -1 (комбинация 1, табл. 2), 0 мг = О (комбинация 5, табл, 3), первый транзистор 18 закрыт, второй транзистор 21 открыт, Сигнал 0 М =-+1 (+Е).Пусть 0 =+1, 0 г "О, Оз =-1(комбинация 25, табл. 1), В этом случае 0 м 1- -1 (комбинация 2, табл. 2), О 4 г =+1(комбинация 4, табл. 3), первьЙ 18 и втооой . 1; Г";аистры зэ крыты, сигнал 0 мОАналогично рабстает схема и при д:- гих комбинациях входных сигналоо У;, Та ким образом, рассмот, нная схемамажоритарного устройства расширяет функциональные возможности за счет формирования трехуровнего биполяоного выходного сигнала (О,; .= +С О, -Е), Кроме 10 того, эта схема значительно проще иэвест.ного технического решения, т,к. Не содержит в каждом канале балансный компа ратоо фазоре аделие,.ый усилитель мощности, инерционное звено 15 обратной связи.Сопостзвительныи анализ с прототипом показывае-., что заявляемос устройство Отличается наличием новых элементов; первого и второго транзисторов, резистора и их 20 связями с остальными элемента и г.лемы.Таким образом, заявляемое устройство соответствует критерию "новизна".Сравнение заявляемого решения с другими показывает, что использсвание тран зисторов, резисторов известно, Однаковведение в указанной связи с остальными эг.ементами схемы в заявляемое устройстао вснзеупомянутых элеменов приводит к проявлснию нсвых свойств: Одсширению 30 функциональных возможностей за счет формирования трехуровнего биполярного выходного сигнала и упрощению устройства.(56) 1, Авторское свидетельство СССР М1568235, кл. Н ОЗ К 19/23, 1989.35 2, Авторское свидетельство СССР М537347, кл, 6 06 Р 11/ОО, Н 05 К 10/00, 1976,2005330 Таблица 2 Таблица 3 Формул а изобретения МАЖОРИТАРНОЕ УСТРОЙСТВО, содержащее первый и второй мажоритарные элементы, входы каждого из которых через разделительный диод подключены к соответствующей шине входного сигнала, а через входной резистор к шине нулевого потенциала, при этом выводы питания первого мажоритарного элемента подключены соответственно к шине отрицательного и нулевого потенциалов источника питания, отличающееся тем, что, с целью расширения функциональных возможностей за счет формирования трехуровнего биполярного выходного сигнала и упрощения, в него дополнительно введены первый п-р-и-и второй р-п-р-транзисторы, эмиттеры которых подключены соответственно к шине отрицательного и положительного потенциалов источника питания, базы через соответственно первый и второй ограничительные резисторы соединены соответственно с инверсным выходом первого и второго мажоритарных элементов, а коллекторы этих транзисторов соединены с шиной выходного сигнала и выходным резистором, второй вывод которого подключен к шине нулевого потенциала. при этом выводы питания второго мажоритарного элемента соединены соответственно с шиной нулевого и положительного потенциалов источника питания,