Видеоконтроллер

)5 6 06 К 9/4 ОПИСАНК ПАТЕНТУ ОБРЕТ хнологиССРский бунсю оматике и спользовай обработповысить ия помех в ом изобрагосудАРственное пАтентнВЕДОМСТВО СССР(71) Институт проблем морских тДальневосточного отделения АН(56) Авторское свидетельство СССйк 568954, кл. б 06 К 9/00. 1972,Кэйсоку дзидо сэйге гаакай1986, т,22, М 2, стр.199 - 204.(57) Изобретение относится к автвычислительной технике. Его иние в средствах предварительноки видеоизображения позволяетбыстродействие за счет устраненвиде мелких объектов на исходн 1816326 АЗ жении, Видеоконтроллер содержит регистр состояний 1, цифроаналоговый преобразователь 7, видеокамеру 9, компаратор 10, блок памяти изображения 14, селектор импульсов 15, счетчик номера элемента в строке 16, формирователь порогового уровня 27 и контроллер шины микроЭВМ 28. Благодаря введению детектора изменения уровня сигнала 11, регистра номера элемента в строке 17, тактового генератора 18, элемента И 20, элементов ИЛИ 19, 22,23 триггера 21 и формирователя задержки записи координат перепада яркости 29 в видеоконтроллере реализуется алгоритм работы, при котором в память записываются лишь те сегменты изображения, размеры которь 1 х не меньше заданных, 1 з.п,ф-лы. 3 ил,Изобретение относится к автоматике ивычислительной технике, конкретно к техническим средствам предварительной обработки видеоизображения и может бытьиспользовано для вычисления координат и 5идентификации движущихся объектов путем вычисления первых моментов,. площадей и прочих признаков бинарных фигур наоснове принятого универсального представления видеоданных.10Целью предлагаемого технического решения является повышение быстродействия путем устранения помех в виде мелкихобъектов на исходном изображении.На фиг. 1 представлена функциональная схема видеоконтроллера; на фиг. 2 -диаграмма формирования границ при записи кадра изображения в память видеоконтроллера, где обозначено: а - сканирующаястрока, б - тактовые импульсы, в - поле 20изображения, г - видеосигнал и д - представление данных в памяти; на фиг. 3- блоксхема типичной программы работы ЭВМ сданным, видеоконтроллером,Функциональная схема видеоконтроллера включает: регистр состояния 1, регистрпорога 2, селектор адреса 3, регистр кодазадержки 4, регистр адреса 5, регистр данных 6, цифроаналоговый преобразователь(ЦАП) 7, счетчик задержки 8, видеокамеру 9, 30компаратор 10, детектор изменения уровнясигнала 11, содержащий триггер для синхронной фиксации изменений компаратора иэлемент ИСКЛЮЧАЮЩЕЕ ИЛИ, триггер управления счетчиком задержки 12, счетчик 35адреса 13, блок памяти изображения 14,селектор синхроимпульсов 15 и счетчик номера элемента в строке 16, которые нарядус непосредственным назначением, реализуют функцию формирователя сигнала "конец 40строки", регистр номера элемента в строке, 17, тактовый генератор 18, элемент ИЛИ 19,элемент И 20, триггер 21, элементы ИЛИ.22и 23, шину микроЭВМ 24 (в данном конкретном варианте использована шина микроЭВМ "Электроника", реализованная намикроп роцессо рнам комплекте МП К 588),внутреннюю .шину адреса и управления 25и внутреннюю шину данных 26. Регистр порога 2 и ЦАП 7 образуют формирователь 50порогового уровня 27; селектор адреса 3,регистр адреса 5, регистр данных 6 и счетчик адреса 13 образуют контроллер шинымикроЭВМ 28; регистр кода задержки 4,счетчик задержки 8 и триггер управления 55счетчиком задержки 12 образуют формирователь задержки записи координат перепада яркости 29.Селектор адреса служит для связи регистра состояния 1, регистра порога 2, регистра кода задержки 4. регистра адреса 5 и регистра данных 6 с ЭВМ, реализованной на базе МПК 588, через шину МПК 588 в соответствии с ее интерфейсом. Каждый из перечисленных регистров имеет на шине МПК 588 свой адрес. Селектор адреса принимает текущий адрес с шины МПК 588 и дешифрирует его, Если он соответствует одному из указанных регистров, то селектор адреса разрешает запись (или чтение) данных со стороны шины МПК 588 в укаэанный регистр.Регистры адреса 5 и данных 6 предназначены для осуществления связи ЭВМ с памятью видеоконтроллера, когда он находится в режиме хранения. При этом, для чтения или записи информации, в регистр адреса записывается требуемый адрес и признак запись/чтение), а регистр данных 6 служит источником или приемни-ком информации.Объединение выходов регистра адреса 5 и счетчика адреса 13 в шину адреса и управления 25, а также объединение выходов регистра номера элемента в строке 17, блока памяти 14 и регистра данных 6 в шину данных 26 возможно благодаря использованию элементов с тремя состояниями на выходе.Видеоконтроллер работает следующим образом.В исходном состоянии видеоконтроллер находится в режиме хранения находящегося в его памяти кадра изображения, Для записи в память видеоконтроллера текущего кадра в регистр состояния 1 заносится код включения, который поступает на вход 21, Задним фронтом ближайшего кадрового синхроимпульса сигнал включения, передается на выход триггера 21 и запускает тактовый генератор 18. который и инициирует преобразование и запись текущего кадра изображения в блок памяти 14. Передним фронтом следующего кадрового синхроимпульса, посредством элементов И 20 и ИЛИ 19, формируется сигнал сброса, по которому в регистр состояния 1 заносится признак готовности, сбрасывается сигнал включения и устанавливается в исходное состояние счетчик адреса 13. Признак готовности свидетельствует о переходе видеоконтроллера в режим хранения,Поступающий с видеокамеры 9 видеосигнал преобразуется компаратором 10 в бинарное представление, Порог компарации содержится в виде кода в регистре порога 2 и формируется посредством цифроаналогового преобразователя 7, Видеосигнал также поступает на вход селектора синхроимпульсов 15, которыйпредназначен для выделения из видеосигнала кадровых и строчных синхроимпульсов,В момент запуска тактового генератора 18, счетчик задержки 8 находится в режиме параллельной записи и содержит число из регистра кода задержки 4, При изменении уровня видеосигнала переключается компаратор 10 и детектор изменения уровня сигнала 11 формирует импульс, которым переписывает содержимое счетчика номера элемента в строке 16 в регистр номера элемента в строке 17 и инвертирует состояние триггера 12, что приводит к переводу счетчика задержки 8 в режим последовательного счета, так как в счетчике задержки реализован декрементный режим, то его содержимое начинает уменьшаться по импульсам от тактового генератора 18. Если за время, равное числу тактов, записанных в регистре кода задержки 4, уровень видеосигнала не изменится, то счетчик задержки досчитает до нуля и на его выходе появится импульс, который сбросит триггер 12 и инициирует запись содержимого регистра номера элемента в строке 17, в котором в данный момент находится абсцисса границы сегмента (строки 2 и 3 на фиг,2), в блок памяти 14 по адресу, находящемуся в счетчике адреса 13. При этом, после записи, содержимое счетчика адреса 13 инкрементируется. Если же уровень видеосигнала изменится до того, как счетчик задержки 8 достигает до нуля, то импульсом от детектора изменений 11 триггера 12 будет возвращен в исходное состояние, а счетчик задержки 8 - переведен в режим параллельной записи и в него снова запишется число из регистра кода задержки 4. В этом случае импульса на выходе счетчика задержки 8 не возникает и абсцисса границы сегмента (строка 1 на фиг.2) не запишется в блок памяти 14,Процесс записи кадра видеоизображения в память показан на фиг.2. В данном случае задержка равна двум тактовым импульсам, Так как длина верхнего сегмента первой строки равна одному тактовому импульсу, то этот сегмент не заносится в память, Длина же нижнего сегмента во второй и третьей строках больше двух. и данный сегмент записывается в память.При представлении информации в памяти, нулем обозначается конец текущей строки, По количеству нулей определяется номер текущей строки в кадре, или, иначе говоря, ордината элемента границы сегмента, Сигнал "конец строки" формируется из строчной синхрометрии. При этом обнуляется счетчик номера элемента в строке 16, 55 5 10 15 20 25 30 35 40 50 после чего его содержимое переписывается в регистр номера элемента в строке 17 и далее - в блок памяти 14.Программа работы ЭВМ с данным видеоконтроллером, блок-схема которой приведена на фиг. 3, содержит: модуль 1 - запись в регистр кода задержки заданного минимально. допустимого размера сегментов, модуль 2 - запись порога бинаризации в регистр порога, модуль 3 - занесение в видеоконтроллер признака чтения текущего кадра, модуль 4- ожидание конца чтения и преобразования текущего кадра изображения в описанный выше формат, модуль 5 - считывание полученного кадра из памяти видеоконтроллера и его обработка с целью решения поставленной задачи, модуль 6 - либо переход на считывание следующего кадра, либо окончание работы с видеоконтроллером,В видеоконтроллере таким образом используется принцип, позволяющий на этапе дискретизации видеосигнала записывать в память координаты границ только тех сегментов. размеры которых не меньше заданных программно в регистре кода задержки 4. При этом ординатной граничной точки будет номер строки, а абсциссой - количество тактовых импульсов от начала текущей строки до момента изменения уровня видеосигнала.Формула изобретения 1. Видеоконтроллер, содержащий видеокамеру, селектор синхроимпульсов, формирователь порогового уровня, компаратор, счетчик номера элемента в строке, блок памяти изображения, регистр состояния и контроллер шины микроЭВМ, выход видеокамеры соединен с входом селектора синхроимпульсов, первый выход которого подключен к управляющему входу счетчика номера элемента в строке, выход формирователя порогового уровня соединен с первым входом компаратора, о т л ич а ю щ и й с я тем, что, с целью повышения быстродействия за счет устранения помех в виде мелких обьектов на исходном изобракении, в видеоконтроллер введены детектор изменения уровня сигнала, тактовый генератор, первый - третий элементы ИЛИ, элемент И, триггер, регистр номера элемента в строке и формирователь задержки записи координат перепада я ркости, включающий регистр кода задержки, счетчик задержки и триггер управления счетчиком задержки, инверсный выход которого соединен с его же информационным входом. а прямой выход подключен к входу разрешения счетчика задержки, установочные входы которого подключены к выходам1816326 131 Мо 1 21 Я регистра кода задержки, выход видеокамеры соединен с вторым входом компаратора, выход которого подключен к первому входу детектора изменения уровня сигнала, выход которого соединен с тактовым входом триггера управления счетчиком задержки в формирователе задержки записи координат перепада яркости и первым входом второго элемента ИЛИ, выход которого подключен к первому управляющему входу регистра но-. мера элемента в строке, первые информационные входы которого соединены с выходами счетчика номера элемента в строке, выход счетчика задержки в формирователе задержки записи координат перепада яркости подключен ко входу обнуления триггера управления счетчиком задержки в формирователе задержки записи координат перепада яркости и к первому входу третьего элемента ИЛИ, вторые входы второго и третьего элементов ИЛИ подключены к первому выходу селектора синхроимпульсов, второй выход которого соединен с первым .входом элемента И и тактовым входом триггера, выход которого подключен ко второму входу элемента И и входу тактового генератора, выход которого соединен со счетным входом счетчика номера элемента в строке, вторым входом детектора изменения уровня сигнала и счетным входом счетчика задеркки в формирователе задержки записи координат перепада яркости, выход элемента И подключен к первому входу первого элемента ИЛИ, второй вход которого, информационный вход регистра состояния, информационные входы формирователя порогового уровня, информационные входы регистра кода задержки в формирователе афГ Я 1- Р,П 7)ЯЗ Г 2Я 2) 0,7 задержки записи координат перепада яркости и первые - третьи информационные входы контроллера шины микроЭВМ образуют шину микроЭВМ. четвертые информацион 5 ные входы контроллера шины микроЭВМ обьединены с соответствующими вторыми информационными входами регистра номера элемента в строке и информационными входами блока памяти изображения, адрес 10 ные входы которого подключены к адресным выходам контроллера шины микроЭВМ, выход третьего элемента ИЛИ соединен с вторым управляющим входом регистра номера элемента в строке и пер 15 вым управляющим входом контроллера шины микроЭВМ, выход первого элемента . ИЛИ подключен к второму управляющему входу контроллера шины микроЭВМ и первому управляющему входу регистра состоя 20 ния, выход которого соединен с информационным входом триггера первый, второй и третий управляющие выходы контроллера шины микроЭВМ подключены соответственно к управляющему входу фор 25 мирователя порогового уровня, второму управляющему входу регистра состояния и управляющему входу регистра кода задержки в формирователе задеркки записи координат перепада яркости,30 2, Видеоконтроллер по п.1, о т л ич а ющ и й с я тем, что формирователь порогового уровня содержит соединенные последовательно регистр порога и цифроаналоговый преобразователь, выход35 которого является выходом формирователя, информационные и управляющий входы регистра порога являются одноименными входами формирователя.1816326Фиг. Р Составитель О. Ревинский Техред М,Моргентал едактектор Л, Филь Заказ 1651 Тираж Подписное 8 НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб,. 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1