Цифровой синтезатор частот

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 037/18, Н 03 К 23 ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР ддЧЮФфйвв п ИТЕТКРЫТИЯМ ЕТЕНИЯ АВТОР ТЕЛЬСТВУ е бюр ИСАНИЕ ИЗС 21) 48364052122) 07.06,90(56) Авторское свидетельство СССРЬЬ 1307586, М, Кл. 5 Н 03 К 23/66, 1985.Авторское свидетельство СССРЬЬ 1234966, М, Кл. 5 Н 03 . 718, 1984 Ы 1746531 54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Сущность изобретенив: устройство содержит генератор 1 опорной частоты, управляемый генератор 2, выходную шину 3, делители 4 и 6 частоты с переменным коэффициентом деления, кодовые входы 5 и 7, счетчики 8 и 12 импульсов, блок 10 элементов И, цифроаналоговые преобразователи 11 и 13, фильтры 14 и 15 нижних частот, элементы И 16, 17 и 22, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18, триггеры 19 и 20, элемент И-НЕ 21. 2 ил.)5 Изобретение относится к радиотехникеи может быть использовано для генерации сетки частот в приемопередающей и контрольно-измерительной аппаратуре.Цег ь изобретения - повышение быстродействия вхождения в синхронизм при одновременном повышении спектральной чистоты выходного сигнала,На фиг. 1 приведена структурная элект- рическая схема цифрового синтезатора частот; на Фиг 2 - структурная электрическая схема блока элементов И,Цифровой синтезатор частот содержит генератор 1 опорной частоты, управляемый генератор 2, выходную шину 3, первый де.литель 4 частоты с переменным коэффициентом деления, первый кодовый вход 5,второй делитель 6 частоты с переменным коэффициентом деления, второй кодовый цифроаналоговый преобразователь 11, второй счетчик 12 импульсов, второй цифроаналоговый преобразователь 13, первый 14 и второй 15 фильтры нижних частот, первый 16 и второй 17 элементы И; элемент ИСКЛЮЧАЮЩЕЕИЛИ 18, первый 19 и второй20 триггеры, элемент И-НЕ 21 и третий элемент И 22,Блок 10 элементов И (фиг. 2) содержит К информационных каналов, Младшие (К) каналов включают в себя элементы И 23, а старший К-й канал содержит последовательно соединенные элементы НЕ 24 и ИНЕ 25,Цифровой синтезатор частот работаетследующим образом. Коэффициенты М и й, поступающие соответственно по кодовым входам 5 и 7 синтезатора частот, в соответствии с принципами ФАПЧ обеспечивают установку частот выходного сигнала управляемого генератора 2 согласно вы ражениюМу,г. - дто.г.,где 1 о.г - частота опорного генератора 1;1 у.г - частота управляемого генератора 2;М, й - коэффициенты деления соответственно первого 4 и второго 6 делителей частоты с переменными коэффициентами деления.Выбор коэффициентов деления основан на использовании алгоритма Евклида,представляющего любое рациоцнальное число в виде конечной ценной дроби. Последовательное соединение второго счетчика 12 импульсов и регистра 9 хранения образует цифровой фазовый детектор,Под воздействием счетных импульсов, поступающих на счетный Т-вход второго счетчика12 импульсов, опорных импульсов, поступаФсг,ющих с частотой 100- нэ С"вход записийпараллельного кода второго счетчика 12 имйпульсов и двоичного инверсного кода 2поступающего на 0-входы второго счетчика12 импульсов, на его выходе формируетсядвоичный код, величина которого меняетсяпо пилообразному закону в пределах от -Я2йдо - .2Частота пилообразного изменения кодана выходе второго счетчика 12 импульсовопределяется частотой опорных импульсовтопПод воздействием импульсов управляемого генератора 2, поступающих через первый делитель 4 частоты с переменнымкоэффициентом деления на С-вход записипараллельного кода регистра 9 хранения, наего выходе формируется двоичный код, про 5 порциональный разности фаз опорных импульсов и импульсов управляемогогенератора,В режиме синхронизма двоичный код,поступая с выхода регистра 9 хранения через открытый блок 10 элементов И, второйцифроаналоговый преобразователь 13 ипервый фильтр 14.ниъкних частот, поддерживает постоянную величину управляюще-:го напряжения . на первом входе5 управляемого генератора 2.При переключении с одной частоты на1,г.другую(например, когда акоп) разностьфаз опорных импульсов и импульсов управляемого генератора 2. прошедших через .первый делитель 4 частоты с переменнымкоэффициентом деления, убывает от циклак циклу в направлении от 2 й до О. Одновременно уменьшается от цикла к циклу ве. личина двоичного кода на выходе регистра9 хранения и, следовательно. уменьшаетсянапряжение на выходе первого фильтра 14нижних час"от 14,вызывая уменьшение частоты управляемого генератора 2, Если полоса захвата системы фазовойавтоподстройки оказывается меньше полосы удержания. то разность фаз опорных им.пульсов и импульсов управляемогогенератора 2 скачком изменится от 0 до 2 й.В этот момент происходит переключениестаршего К-го разряда регистра 9 храненияиз "0" в "1" и "1" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 переписывается в первыйтриггер 19.10 20 25 40 50 55 Включается режим сравнения частот. Нэ прямом выходе первого триггера 19 появляется "1", а ма инверсном выходе - "0". Нулевой уровень инверсного выхода первого триггера 19 запирает второй элемент И 17 и формирует "0" на выходе третьего элемента И 22, который, поступая ма управляющий вход блока 10 элемемтов И, осуществляет устамовку нулевого напряже-. ния ма выходе второго цифроаналогового преобразователя 13, соответствующего середине фазовой характеристики детектора.: Установка нулевого напряжения осуществляется путем формирования "0" мв младших (К) выходах и."1" ма старшем К-м . выходе блока 10 элементов И,Единичный уровень прямого выхода первого триггера 19, поступая на вход вычитания первого счетчика 8 импульсов, вызывает изменение его выходного кода и, следовательно, изменение управляющего напряжения ма втором входе управляемого генератора 2 с максимальной скоростью,определяемой частотой сигмала генератора 1 опорной частоты, Под воздействием измемяющегося управляющего напряжения происходит перестройка частоты управляемого генератора 2 в сторону уменьшения частотной расстройки, что вначале вызывает уменьшение скорости изменения разности фаэ опорных импульсов и импульсов управляемого генератора, а затем, после изменения направления скорости разности фаз, происходит ее увеличение в направлении от Одо 2 жКогда разность фаз опорных импульсов и импульсов управляемого генератора станет равной й, произойдет переключение старшего К-го разряда регистра 9 хранения иэ "0" в "1" и "О" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 переписывается в первый триггер 19. На прямом выходе первого триггера 19 появляется "О", а ма инверсном выходе - "1". Нулевой уровень прямого выхода первого триггера 19, поступая ма вход вычитания первого счетчика 8 импульсов, осуществляет фиксацию его выходного кода и, следовательно, прекращает изменение управляющего напряжения ма втором входе управляемого генератора 2. Выключается режим сравнения частот, Единичный уровень инверсного выхода первого триггера 19 открывает второй элемент И 17 и формирует "1" ма выходе третьего злемемта И 22, с помощью которой замыкается кольцо ФАПЧ и осуществляется захват в середине характеристики фазового детектора. Аналогичным образом происходит переключение с одной частоты ма другую (наспример, при акоп). В этом случае разность фаз опорных импульсов и импульсов управляемого генератора 2 прошедших через первый делитель 4 частоты с переменным коэффициентом деления, возрастает от цикла к циклу в направлении от О до 2 я. При скачкообразном изменении разности фаз опорных импульсов и импульсов управляемого генератора 2 от 2 я до О срабатывает второй триггер 20 эа счет переключения инверсного выхода старшего Кго разряда регистра 9. хранения иэ."0" в "1", Синтезатор переходит в режим.сравнения частот. Нэ прямом выходе второго триггера 20 появляется "1", а ма инверсном выходе - ".0", Нулевой уровень инверсного выхода второго триггера 20 запирает первый элемент И 16 и формирует "0" ма выходе третьего элемента И 22. который, поступая ма управляющий вход блока 10 элементов И, осуществляет установку нулевого напряжения ма выходе второго цифроаналогового преобразователя 13, соответствующего середине фазовой характеристики детектора.Единичный уровень прямого выхода второго триггера 20, поступая мэ вход сложемия первого счетчика 8 импульсов, выэывает изменение его выходного .кода и, следовательно, изменение управляющего напряжения ма втором входе управляемого генератора 2 с максимальной скоростью,определяемой частотой сигнала генератора 1 опорной частоты,Под воздействием изменяющегося напряжения происходит перестройка частоты управляемого генератора 2 в сторону уменьщения частотной рэсстройки, что вначале вызывает уменьшение скорости изменения разности фаэ опормьи импульсов и импульсов управляемого генератора, а затем, после изменения направления скорости разности фаэ, происходит ее увеличение в направлении от 2 л до О.Когда разность фаз опорных импульсов и импульсов управляемого генератора станет равной йпроизойдет переключение имверсного выхода старшего К-.го разряда регистра 9 хранения из "О" в "1" и "0" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 переписывается во второй триггер 20. На прямом выходе второго триггера 20 появляется "0", а ма инверсном выходе - "1", Нулевой уровень прямого выхода второго триггера 20. поступая ма вход сложения первого счетчика 8 импульсов, осуществляет фиксацию его выходного кода и, следова.тельно, прекращает изменение управляющего напряжения на втором входе.управляемого генератора 2, Выключается режим сравнения частот, Единичный уровень инверсного выхода второго триггера 20 открывает первый элемент И 16 и формирует "1" на выходе. третьего элемента И 22, с помощью которой замыкается кольцо ФАПЧ и осуществляется захват в середине характеристики фазового детектора.Элемент И-НЕ 21 предотвращает одновременное включение обоих триггеров 19 и 20.В цифровом синтезаторе частот при сколь угодно узкой полосе пропускания системы полоса захвата равна полосе удержания. При эадзнной полосе пропускания обеспечивается максимальное быстродействие вхождения в синхронизм, поскольку в режиме сравнения частот перестройка частоты управляемого генератора осуществляется с максимальной скоростью, определяемой параметрами системы частотной подстройки, а выключение режима . сравнения частот происходит в тот момент, .когда текущая разность фаз опорных импульсов и импульсов управляемого генератора равна й, что соответствует захвату точно в середине фазовой характеристики детектора.Использование изобретения позволяет получить максимальное быстродействие как в режиме сравнения частот, так и в режиме синхронизма, т.е. эа.минимальное время осуществить переход с одной частоты на другую при высокой спектральной чистоте выходного сигнала,Формула изобретения Цифровой синтезатор частот. содержащий первый счетчик импульсов, выходы которого. соединены с соответствующими входами первого цифроаналогового преобразователя, последовательно соединенные первый фильтр нижних частот и управляемый генератор. выход которого соединен с выходной шиной, первый делитель частоты с переменным коэффициентом деления, второй счетчик импульсов, счетный вход которого соединен с выходом генератора опорной частоты и тактовым входом второго делителя частоты с переменным коэффициентомделения,отл ичаю щи йс я тем,что, с целью повышения быстродействия вхождения в синхронизм при одновременном повышении спектральной чистоты выходного сигнала, в него введены К-разрядный регистр хранения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй и третий элементы И, элемент И-НЕ, блок элементов И; второй цифроаналоговый преобразователь, второй фильтр нижних частот, 10 первый триггер и второй триггер, тактовыйвход которого соединен с выходом второго элемента И. первый вход которого соединен с инверсным выходом К-го разряда К-разрядного регистра хранения и первым вхо дом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,второй вход которого соединен с прямым выходом (К-го разряда К-разрядного регистра хранения, выход- с информационными входами первого и второго триггеров, входы 20 сброса которых соединены с выходом элемента И-ВЕ, первый и второй входы которого соединены с прямыми выходами соответственно первого и второго триггеров и входами соответственно вычитания и сум мирования. первого счетчика импульсов,счетный вход которого соединен с тактовым входом второго делителя частоты с переменным коэффициентом деления, выход и кодовые выходы которого соединены соот ветственно с входом записи и информационными входами второго счетчика импульсов, выходы которого через последовательно соединенные К-разрядный регистр хранения, блок элементов И и второй 35 цифроаналоговый преобразователь соединены с входом первого фильтра нижних частот, выход первого цифроаналогового преобразователя через второй фильтр нижних частот соединен с вторым входом управ,ляемого генератора. выход которого черезпервый делитель частоты с переменным коэффициентом деления соединен с входом записи К-разрядного регистра хранения, прямой выход К-го разряда которого соеди нен с первым входом первого элемента И,выход которого соединен с тактовым входом первого триггера, инверсный выход которого соединен с вторым входом второго элемента И и первым входом третьего элец мента И. выход которого соединен с управляющим входом блока элементов И, второй вход - с вторым входом первого элемента И и инверсным выходом второго триггера.1746531 орректор О, Ципле Редакт Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина Заказ 2403 8 НИИПИ Составитель В, АристовЛазоренко Техред М.Моргентал Тираж Подписноедарственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва. Ж, Раушская наб., 4/5