Устройство корректировки фазы для схем синхронизации

/156, 5/19 51)5 Н ОБРЕТЕН ЕЛЬ ые устроиых машин и атистика",83.РОВКИ ФАЦИИимпульсной ет быть исщ ОСУДАРСТВЕЕНЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ К АВТОРСКОМУ СВИ(56) Командровская Н.И. Основства электронных вычислительнвычислительных систем. - "С1975, с. 69, рис. 4.4;Авторское свидетельство ССМ 1127083, кл. Н 03 К 5/156, 1954) УСТРОЙСТВО КОРРЕКТИЗЫ ДЛЯ СХЕМ СИНХРОНИЗА57) Изобретение относится ктехнике и технике связи и мож 691937 А 1 пользовано для коррекции фазы процесса за счет добавления в корректируемую последовательность, имеющую высокие требования к положению переднего фронта и длительности импульсов, дополнительных (корректирующих) импульсов, например, при рабате с времязадающими импульсами. Цель изобретения - певыаение точности и увеличение быстродействия - достигается введением тактового генератора 5. Устройство также содержит триггеры 1, 10 и 11, суммирующий 2 и вычитающий 3 счетчики, элементы ИЛИ 4 и 12, элементы И 6 - 8 и инвертор 9, 2 ил.Изобретение относится к импульсной технике и технике связи и может быть использовано для коррекции фазы процесса за счет добавления в корректируемую последовательность, имеющую высокие требования к положению переднего фронта и длительности импульсов, дополнительных (корректирующих) импульсов, например, при работе с времязадающими импульсами;Цель изобретения - повышение точности и увеличение быстродействия,На фиг.1 приведена блок-схема устройства корректировки фазы для схем синхронизации; на фиг.2 - временная диаграмма его работы,Устройство корректировки фазы содержит перввй триггер 1, суммирующий 2 и вычитающий 3 счетчики, второй элемент ИЛИ 4, тактовый генератор 5, второй 6, третий 7 и первый 8 элементы И, инвертор 9, второй 10 и третий 11 триггеры и первый элемент ИЛИ 12. Вход корректирующей последовательности устройства соединен с Я- входомпервого триггера 1, выход которого соединен с синхровходом суммирующего счетчика 2. Выходы суммирующего счетчика 2 соединены с соответствующими информационными входами вычитающего счетчика 3, выходы которого соединены с соответствующими входами второго элемента ИЛИ 4. Выход второго элемента ИЛИ 4 соединен с первым входом первого элемента И 8, выход которого соединен с входом инвертора 9 и пеовым входом первого элемента ИЛИ 12, Выход интертора 9 соединен с синхровходом вычитающего счетчика 3. Вход установки исходного состояния устройства соединен с й-входами суммирующего счетчика 2 и вычитающего счетчика 3. Выход второго элемента И 6 соединен с входом параллельной записи суммирующего счетчика 2. Выход третьего элемента И 7 соединен с входом параллельной записи вычитающего счетчика 3. Первый тактовый выход актового генератора 5 соединен с первым входом второго элемента И 6 и вторым входом первого элемента И 8. Второй тактовый выход тактового генератора 5 соединен с Й-входом третьего триггера 11. Третий тактовый выход тактового генератора 5 соединен с синхровходом первого триггера 1, первым входом третьего элемента И 7 и синхровходом второго триггера 10. Вход корректируемой последовательности устройства соединен с вторым входом первого элемента ИЛИ 12 и й-входом второго триггера 10, Выход второго триггера 10 соединен с синхровходом третьего триггера 11. Выход третьего триггера 11 соединен с вторым входом второго элемента И 6 и вторым входом третьего элемента И 7. Информационные входы суммирующего счетчика 2 соединены с шиной нулевого потенциаласхемы устройства. Информационные входы5 первого 1, второго 10 и третьего 11 триггеров соединены с шиной единичного потенциала схемы устройства. Выход первогоэлемента ИЛИ 12 соединен с выходом устройства.10 Первый 1, второй 10 и третий 11 триггеры являются О-триггерами (О - информационный вход; С - синхровход). В качествеО-триггера можно использовать микросхему 564 ТМ 2, Суммирующий 2 и вычитающий15 3 счетчики являются счетчиками с паралдельной записью информации, которая осуществляется с информационных (О) входовпри подаче на вход параллельной записи(ВЕ) высокого уровня, Счет (сложение/вычи 20 тание) осуществляется по переднему фронту сигнала на синхровходе (С) счетчика,В-вход служит для обнуления счетчика иимеет наибольший приоритет (в качествесчетчиков можно использовать микросхему25 564 ИЕ 11),Емкость суммирующего 2 и вычитающего 3 счетчиков должна быть не менее, чем 1+ й, где М - отношение максимальной частоты следования импульсов на вход коррек 30 тирующей последовательности к частотеследования импульсов на вход корректируемой последовательности устройства,Тактовый генератор 5 должен формировать три тактовых последовательности, по 35 ступающих в устройство с первого -третьего тактовых выходов тактового генератора 5 соответственно. Между разноименными тактами должны быть интервалы,Частота следования тактов должна быть,40 больше, чем й+ 1/Т для того, чтобы устройство успевало сформировать все корректирующие импульсы между двумя соседнимиимпульсами корректируемой последовательности, где й - отношение максималь 45 ной частоты следования импульсов на входкорректирующей последовательности к частоте следования импульсов на вход корректируемой последовательности устройства; Т- временной интервал между импульсами50 корректируемой последовательности, В качестве схем, реализующих функции И, ИЛИ,НЕ (инверсию, можно использовать микросхемы любых серий (например, 564).Устройство корректировки фазы для55 схем синхронизации работает следующимобразом.При подаче импульса на вход установкиисходного состояния устройства (фиг.2, а)последний обнуляет счетчики 2 и 3, если онинаходились не в нулевом состоянии (фиг,2,35 40 45 50 55 э,и,к,л), Ближайший импульс (фиг,2, ") , третьего тактового выхода тактового генератора (ТГ) 5, поступая на синхровхопеового и второго триггеров 1 и 1 О, устанавливает их в единичное состояние(фиг.2, м,н), а ближайший импульс (фиг,2, ".з) с второго тактового выхода ТГ 5, поступая на й-вход третьего триггера 11, устанавливает его в нулевое состояние (фиг.2, о). Устройство находится в исходном состоянии,Импульс, пришедший на вход корректируемой последовательности (фиг,2, с), поступает через первый элемент ИЛИ 12 на выход устройства (фиг,2, т) и одновременно обнуляет второй триггер 10 (фиг,2, н), Очередной импульс с третьего тактового выхода ТГ 5 (фиг.2, г), пришедший на синхровход второго триггера 10, переводит его и третий триггер 11 в единичное состояние (фиг,2, н, о). Высокий уровень с третьего триггера 11, поступая на вторые входы третьего и второго элементов И 7 и 6, разрешает им пропустить на входы параллельной записи вычитающего 3 и суммирующею 2 счетчиков импульсы (фиг.2, ж,д), "привязанные" соответственно к тактам с третьего (фиг.2, г) и первого (фиг.2, б) тактовых выходов ТГ 5, Очередной импульс с второго тактового выхода ТГ 5 (фиг,2, в) обнуляет третий триггер 11 (фиг.2,о),и т.д.В случае прихода корректирующего (добавляемого) импульса на вход корректирующей последовательности устройства (фиг.2,. р), он поступает на Я-вход первого триггера 1 и обнуляет его (фиг.2, м). Очередной импульс с третьего тактового выхода ТГ 5 (фиг.2, г) устанавливает первый триггер 1 в единичное состояние(фиг,2, м), в результате чего в суммирующий счетчик 2 записывается единица (фиг.2, з). В случае прихода еще одного импульса на вход корректирующей последовательности устройства (фиг.2, р) он также подсчитывается суммирующим счетчиком 2 (фиг,2, з, и). Очередной импульс, пришедший на вход корректируемой последовательности устройства (фиг,2, с), сразу же попадает на выход устройства (фиг,2, т) и обнуляет второй триггер 10 (фиг.2, н), Ближайший такт с третьего тактового выхода ТГ 5 (фиг.2, г) переводит второй триггер 10 в единичное состояние (фиг,2, н), в результате чего в единичное состояние переходит и третий триггер 11 (фиг.2, о), Высокий уровень с триггера 11 разрешает третьему элементу И 7 пропустить остаток импульса с третьего тактового выхода ТГ 5 (фиг.2, г) на вход параллельной записи вычитающего счетчикаЗ(фиг.2, ж), в результате чего в него переписывается информация из суммирующего счетчика (фиг,2, к, л), Ненулевая инфо; ,а 1:,ыя высокий уровень с любого иэ выходов) вычита.сцего счетчика 3 через второй элемен 1 ИЛИ 4 поступает на первый вход первого элемента И 8 и разрешает ео пропускать импульсы с первого тактового выход ТГ 5;фиг.2, б), Высокий уровень с третьего тоиггеоа 11 (фиг.2; о). поступивший также на второй вход второго элемента И 6, р:.:зрешаег ему пропустить импульс с перво- а тактового выхода ТГ 5 (фиг.2, б) на вход параллельной записи суммирующего счетчика 2 (фиг.2, д), в результате чего последний обнуляется (фиг,2, з, и). Очередной такт с второго тактового выхода ТГ 5 (фиг,2 в), поступивший на й-вход третьего триггера 11, обнуляет его (фиг.2, о), в результате чего на второй и третий элементы И б и 7 поступает запрет". Импульсы с первого тактового выхода ТГ 5 (фиг.2, б) через открытый первый з ;емент И 8 (фиг,2, и) поступают на первый вход первого элемента ИЛИ 12 и далее на выход устройства (фиг.2, т), Одновременно импульс с выхода первого элемента И 8 через инвертор 9 поступает на синхровход вычитающего счетчика 3 (фиг.2, е) и своим задним фронтом уменьшает его состояние на единицу (фиг,2, к, л). Импульсы через первый элемент И 8 проходят до тех пор, пска вычитающий счетчик 3 не обнулится, в результате чего низкий уровень с второго элемента ИЛИ 4 поступает на первый вход первого элемента И 8 и запрещает ему пропускать импульсы на первый вход первого элемента ИЛИ 12. Корректирующие импульсы вставлены в корректируемую последовательность.Длительность корректирующих импульсов, формируемых устройством, равна длительности тактов первого тактового выхода так;ового генератора. Поэтому изменяя параметры работы тактового генератора в допустимых для работы устройства пределах, можно -.:.ыбрать необходимые параметры корректирующих импульсов без испогьзования формирователя, При необходимости получения скважности формируемых устрой-ствам импульсов менее трех путем увеличения длительности тактов первой тактовой последовательности и уменьшения длительности тактов втаоой.тактовой последователь-.ости тактового генератора 5 и интервалов между импульсами второй и третьей тактовых последовательностей, желательно чтобы наименьшая частота тактового генератора 5 была не меньше, чем частоты, определяемая из выражения й + 1,5/Т для того, чтобы получить достаточный промежуток между последним корректирующим импульсом, сформированным устройством, и очередным импульсом, 1691937поступившим на вход корректируемой последовательности устрОйства. Описание работы устройства приведено для положительной логики (наличию сигнала соответствует высокий уровень). 5Ф о рмула изобретенияУстройство корректировки фазы для схем синхронизации, содержащее первый и второй элементы И, первый элемент ИЛИ, вход корректирующей последовательности, 10 вход корректируемой последовательности, первый - третий триггеры, выход первого элемента И соединен с первым входом первого элемента ИЛИ, а выход первого элемента ИЛИ соединен с выходом устройства, 15 о т л и ч а ю щ е е с я тем, что, с цельк) повышения точности и увеличения быстродействия, в устройство введены тактовый генератор, при этом первый тактовый выход тактового генератора соединен с вторым 20 входом первого элемента И, суммирующий и вычитающий счетчики, третий элемент И, второй элемент ИЛИ и инвертор, при этом вход корректирующей последовательности устройства соединен с Й-входом первого 25 триггера, выход которого соединен с синхровходом суммирующего счетчика, а выходы последнего - с соответствующими информационными входами вычитающего счетчика, выходы вычитающего счетчика со единены через второй элемент ИЛИ с первым входом пеРвого элемента И, выход которого через инвертор соединен с синхровходом вычитающего счетчика, В- входы суммирующего и вычитающего счетчиков соединены с входом установки исходного состояния устройства, вход параллельной записи суммирующего счетчика соединен с выходом второго элемента И, а вход параллельной записи вычитающего счетчика - с выходом третьего элемента И, первый тактовый выход тактового генератора соединен с первым входом второго элемента И, его второй тактовый выход - с й-входом третьего триггера, а третий тактовый выход тактового генератора - с синхровходами первого и второго триггеров и первым входом третьего элемента И, причем вход корректируемой последовательности устройства соединен с вторым входом первого элемента ИЛИ и В-входом второго триггера, выход которого соединен с синхровходом третьего триггера, а выход третьего триггера соединен с вторыми входами второго и третьего элементов И, информационные входы суммирующего счетчика соединены с шиной нулевого потенциала, информационные входы первого, второго и третьего соединены с шиной единичного потенциала,Составитель Е,Сурко ехред М.Моргентал А.Лежни н рректор М.Шарош аказ 3933 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5 водственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Явэ 8 фрощ Ф с КХС 3.фЪ рфф,ос си с осРУ У- ь СЪ СЗ.сЗЕ ЕВФСЪС 3. ЮЩ ЯЪ:Цбатцы си сс оСЪд ф Ф, Е