Адаптивное устройство для приема импульсов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1626 5/24,6 0 15)5 ПИСАНИЕ ИЗОБРЕТЕН МУ СВИДЕТЕЛЬСТВУ Т сл Фиг. ОСУДАРСТВЕННЫИ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИРИ ГКНТ СССР(71) Институт проблем управления(56) Авторское свидетельство СССРЬ 1522393, кл. Н 03 К 5/24, 04.02.89.(54) АДАПТИВНОЕ УСТРОЙСТВО ДЛЯПРИЕМА ИМПУЛЬСОВ(57) Изобретение относится к импульснойтехнике и может быть использовано дляприема импульсных сигналое в составе функциональных модулей различного назначения, в частности в составе модулейунифицированной аппаратуры системы КАМАК. Цель изобретения - сокращение времени адаптации, Устройство содержит блок1 селекции максимума, блок 2 селекции минимума, блок 3 масштабного суммирования, компаратор 4, инеертор 5, мультиплексор б, первый 1 и второй 8 формирователи импульсов, первый 9 и второй 10 аналоговые запоминающие блоки, четыре элемента 11-14 задержки, блок 15 индикации полярности и входную шину 1 б. Поставленная цельдостигается тем, что устройство адаптируется к любым изменениям уровней входных импульсов в течение одного периода следования, Причем формироеатели 1 и 8 импульсов обеспечивают синхронизацию смены уровней дискриминации, первый 11 и третий 13 элементы задержки обеспечивают исключение ложного срабатывания компаратора 4 при смене порогов, а второй 12 и четвертый 14 элементы задержки обеспечивают чепрерывное слежение эа дрейфом уровней.2 илИзобретение относится к импульсной технике и может быть использовано для приема импульсных сигналов в составе функциональных модулей различного назначения, в частности в составе модулей унифицированной аппаратуры системы КАМАК.Цель изобретения - сокращение времени адаптации,На фиг, 1 приведена структурная схема предлагаемого устройства; на фиг, 2 - временные диаграммы, иллюстрирующие работу устройстваАдаптивное устройство для приема импульсов содержит блок 1 селекции максимума, блок 2 селекции минимума, блок 3 масштабного суммирования, компаратор 4, инвертор 5, мультиплексор б, первый и второй формирователи 7, 8 импульсов, первый и второй аналоговые запоминающие блоки 9, 10, четыре элемента 11-14 задержки и блок 15 индикации полярности, при этом входная шина 16 соединена с информационным входом 17 блока 1 селекции максимума, с информационным входом 18 блока 2 селекции минимума и с первым входом компаратора 4, второй вход которого соединен с выходом блока 3 масштабного суммирования и через блок 15 индикации полярности с входом 19 управления мультиплексора 6, выход компаратора 4 соединен с входом инвертора 5, с первым входом 20 мультиплексора 6 и через включенные последовательно формирователь 7 импульсов и элемент 11 с входом 21 управления аналогового запоминающего блока 9 и с входом элемента 12 задержки, подключенного выходом к входу 22 управления блока 2 селекции, выход которого через аналоговый запоминающий блок 9 соединен с первым входом блока 3 масштабного суммирования, выход инвертора 5 соединен с вторым входом 23 мультиплексора 6 и через включенные последовательно формирователь 8 импульсов и элемент 13 задержки с входом 24 управления аналогового запоминающего блока 10 и с входом элемента 14 задержки, подключен ного выходом к входу 25 управления блока 1 селекции максимума, выход которого через аналоговый запоминающий блок 10 соединен с вторым входом блока 3 масштабного суммирования, а выход мультиплексора б соединен с выходной шиной 26, при этом блок 1 селекции максимума содержит операционный усилитель 27, конденсатор 28, диод 29 и ключ 30, информационный вход 17 блока 1 селекции максимума соединен с инвентирующим входом 31 операционного усилителя 27, выход которого соединен с анодом диода 29 и через ключ 30 5 10 15 20 25 30 35 40 45 50 55 с выходом блока 1 селекции максимума, с катодом диода 29, с инвентирующим входом 32 операционного усилителя 27 и с одним выводом конденсатора 28, соединенного вторым выводом с шиной нулевого потенциала, а вход 25 управления блока 1 селекции максимума соединен с одноименным входом 33 ключа 30.Блок 2 селекции минимума содержит операционный усилитель 34, конденсатор 35, диод 36 и ключ 37, при этом информационный вход 18 блока 2 селекции минимума соединен с неинвертирующим входом 38 операционного усилителя 34, выход которого соединен с катодом диода 36 и через ключ 37 с выходом блока 2 селекции минимума, с анодом диода 36, с инвертирующим входом 39 операционного усилителя 34 и с одним выводом конденсатора 35, соединенного вторым выводом с шиной нулевого потенциала, вход 22 управления блока 2 селекции минимума соединен с одноименным входом ключа 37,В устройстве блок 3 масштабного суммирования в простейшем случае может быть выполнен в виде суммирующих резисторов 41, 42. Длительностии У 1 Хв импульсов формирователей 7, 8, задержки 111, ц 2, с 1 з, 04 элементов 11-14 задержки удовлетворяет условиямц 3":хв т 6;Х 111 ф :Х 1 г 77;т 1 з т ф114ХВа относительная скорость а 9,а 1 о дрейфа выходного напряжения аналоговых запоминающих блоков 9, 10 и дрейф у уровней дискриминации устройства в целом связаны следующим соотношением:у =аТ,где 1 ф и тф - длительность нарастания и спада напряжения на входной шине 16;Тмакс - максимальный период следования импульсов на шине 16,Устройство работает следующим образом.Импульсы с входной шины 16 (фиг. 2 а) поступают на информационный вход 17 блока 1 селекции максимума, на информационный вход 18 блока 2 селекции минимума и на неинвертирующий вход компаратора 4, При этом при наличии отрицательного уровня входного сигнала операционный усилитель 34 блока 2 селекции минимума находится в линейном режиме, диод 36 открыт и напряжение на конденсаторе 35. аследовательно, и на выходе блока 2 селекции минимума (фиг. 26) в точности соответствует напряжению на входной шине 16 (фиг. га).При увеличении напряжения нэ входной шине 16 (фиг. 2 а) диод 36 блока 2 селекции минимума закрывается и отрицательная связь с выхода операционного усилителя 34 на его инвертирующий вход 39 разрывается, вследствие чего операционный усилитель 34 переходит в режим ,положительного насыщения (фиг. 2 в), а напряжение на конденсаторе 35 и на выходе блока 2 селекции минимума сохраняет прежнее значение (фиг, 26).Вместе с тем положительный уровень входного сигнала (фиг. 2 а) с шины 16 через информационный вход 17 блока 1 селекции максимума поступает на неинвертирующий вход 31 операционного усилителя 21, переводя в линейный режим этот усилитель, При этом диод 29 открывается и напряжение нэ конденсаторе 28, а следовательно. и на выходе блока 1 селекции максимума (фиг, 2 г) в точности соответствует напряжению нэ входной шине 16 (фиг. 2 а),При смене уровней входных сигналов фиг. 2 а) в соответствующий момент времени состояние компаратора 4 изменяется и на его выходе формируется логическая "1" (фиг. 2 д), поступающая на вход формирователя 7 импульсов, импульс которого (фиг. 2 е) через элемент 11 задержки поступает на вход элемента 12 задержки и на вход 21 управления аналогового запоминающего блока 9 (фиг. 2 к), осуществляя перезапись в него последнего значения отрицательного уровня входного сигнала (фиг. 26). Напряжение с выхода аналогового запоминающего блока 9 (фиг. 2 э) поступает на первый вход блока 3 масштабного суммирования, напряжение с выхода которого(фиг. 2 и), скорректированное с учетом последнего значения отрицательного уровня входного сигнала, поступает на второй вход компаратора 4, оптимизируя уровень его последующих срабатываний с учетом наибольшей помехоустойчивости, причем, поскольку данная корректировка происходит в момент наличия на первом входе компаратора 4 экстремального значения входного сигнала, его повторное срабатывание под влиянием корректировки полностью исключается.По истечении времени, достаточного для обновления записи в аналоговом запоминающем блоке 9, на выходе элемента 12 задержки появляется импульс (фиг. 2 к), по. ступающий через вход 22 управления блока 2 селекции минимума на одноименный вход 40 ключа 37 и кратковременно замыкающий 5 10 15 го 25 30 35 40 45 50 55 его, что приводит к восстановлению отрицательной обратной связи операционного усилителя 34 и перезаряду конденсатора 35 до максимального уровня входного сигнала (фиг, 26),При уменьшении напряжения на входной шине 16 (фиг. 2 а) операционный усилитель 27 переходит в режим отрицательного насыщения (фиг. 2 л), вследствие чего диод 29 закрывается, отрицательная обратная связь с выхода операционного усилителя 21 на его инвертирующий вход 32 разрывается, а напряжение на конденсаторе 28 и на выходе блока 1 селекции максимума остается на прежнем уровне (фиг, 2 г).В соответствующий момент времени компаратор 4 вновь переключается и на его выходе устанавливается логический "0" (фиг. 2 д), который трансформируется инвертором 5 в логическую "1", поступающую на вход формирователя 8 импульсов и запускающую его, Импульс формирователя 8 импул ьсов(фиг, 2 м) через элемент 13 задержки поступает на вход элемента 14 задержки и на вход 24 управления аналогового запоминающего блока 10 (фиг. гн), осуществляя перезапись в него последнего значения положительного уровня входного сигнала (фиг. 2 г), Напряжение с выхода аналогового запоминающего блока 10(фиг, 2 о) поступает на второй вход блока 3 масштабного суммирования, напряжение с выхода которого (фиг, 2 и), скорректированное с учетом последнего значения положительного уровня входного сигнала, поступает на второй вход компараторэ 4, вновь оптимизируя уровень его последующих срабатываний, причем, поскольку данная коррекция также происходит в момент наличия на первом входе компаратора экстремального значения входного сигнала, его повторное срабатывание под влиянием корректировки также исключено,По истечении времени, достаточного для обновления записи в аналоговом запоминающем блоке 10, нэ выходе элемента 14 задержки появляется импульс (фиг. 2 п), поступающий через вход 25 управления блока 1 селекции максимума на одноименный вход 33 ключа 30 и кратковременно замыкающий его, что приводит к восстановлению отрицательной обратной связи операционного усилителя 27 и перезаряду конденсатора 28 (фиг. 2 г) до минимального уровня входного сигнала (фиг. 26).В дальнейшем предлагаемое устройство работает аналогичным образом, фиксируя на конденсаторах 28 и 35 максимальные и минимальные уровни входных сигналов и периодически переписывая их в аналоговыезапоминающие блоки 10 и 9. При этом длительность адаптации не превышает величиныт= Те,где Т 16 - текущий период следования входных импульсов, а знак среднего значенияуровней входного сигнала фиксируется блоком 15 индикации полярности, выходнойсигнал которого (фиг, 2 р) поступает на вход19 управления мультиплексора 6, передавая 10на выходную шину 26 (фиг. 2 с) состояниекомпаратора 4 в прямой или инверсной форме, обеспечивая сохранение длительностивыходных импульсов при любой полярностии уровнях входных сигналов. 15Использование в предлагаемом устройстве двух аналоговых запоминающих блоков, двух формирователей и четырехэлементов задержки в их связи с известными узлами обеспечивает адаптацию к любому изменению любого уровня входногосигнала в течение одного текущего периодавходных импульсов,Ф о р мул а изобретен ияадаптивное устройство для приема импульсов, содержащее блок селекции максимума и блок селекции минимума,информационные входы которых соединены с входной шиной и с первым входомкомпаратора, второй вход которого соединен с выходом блока масштабного суммирования и через блок индикации полярности - с входом управления мультиплексора, первый вход которого соединен с выходом компаратора и через инвертор - с вторым входом мультиплексора, соединенного выходом с выходной шиной о т л и ч а ю щ е ес я тем, что, с целью сокращения времени адаптации, в него введены два аналоговых запоминающих блока, два формирователя импульсов и четыре элемента задержки, причем выход компаратора через последовательно соединенные первый формирователь импульсов и первый элемент задержки подключен к входу управления первого аналогового запоминающего блока и к входу второго элемента задержки, подключенного выходом к входу управления блока селекции минимума, выход которого через первый аналоговый запоминающий блок подключен к пергому входу блока масштабного суммирования, а выход инвертора через последовательно соединенные формирователь импульсов и третий элемент задержки подключен к входу управления второго аналогового запоминающего блока и к входу четвертого элемента задержки, подключенного выходом к входу управления блока селекции максимума, выход которого через второй аналоговый запоминающий блок подсоединен к второму входу блока масштабного суммирования.,1н1 Составитель Н.МаркинТехред М.Моргентал Корректор Н.Ревская Редактор А.Мотыль Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 284 Тираж 466 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5