Устройство усиления

)5 Н 03 6 3/30 ЕНИ АВТОРС ВИДЕТЕЛЬСТВУ грузке и рэсширеэ. Устройство сои усилитель 1, зисторы (Т) 2 и 3, Т 4 и 5, Т 6 - 9, енсатор 15, диод,источник 17 пия за счет обеспечений токов Т 7 и ных искажении ние частотного держит опер логарифмирую антилогарифми резисторы 10 - выполненный тания, Цель до чения минимал 16. 1 ил. при пере диапазон ционнь щие трэн рующие 14, конд д Т 16. И стигаетс ьных зна ехнике линей 6 че зистора 8 подтора б,пения работает Коллектор трэколлектору транзи Устройство усщим образом,ледуюГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗ(56) Авторское свидетельство СССРМ 1338001, кл. Н 03 6 3/30, 27.08,85.(57) Изобретение относится к радиотЦель изобретения - уменьшение не Изобретение относится к радиотехнике э именно к устройствам регулирования уровня сигнала, реализующим принцип электронного управления.Цель изобретения - уменьшение нелинейных искажений при перегрузке и расширение частотного диапазона.На чертеже представлена принципиальная электрическая схема устройства усиления,Устройство усиления содержит операционный усилитель 1, первый и второй логарифмирующие транзисторы 2 и 3, первый и второй антилогарифмирующие транзисторы 4 и 5, первый б, второй 7, третий 8 и четвертый 9 дополнительные транзисторы, первый 10, второй 11, третий 12, четвертый 13 и пятый 14 резисторы, конденсатор 15, диод, выполненный на транзисторе 16, источник 17 питания, вход 18 устройства усиления, вход 19 управления и выход 20 устройства усиления. Допустим, что в режиме покоя напряжение на входе 19 управления имеет нулевое значение (относительно общей шины), соответственно нулевое значение будет иметь и напряжение на базах транзисторов 2 - 5 (также относительно общей шины), В этом случае напряжения смещения на эмиттерных переходах транзисторов 2 - 5 можно считать одинаковыми. это означает и равенство их эмиттерных (и, следовательно, коплекторных) токов. Суммарный ток транзисторов 2 и 4 соответствует эмиттерному току транзистора 16, а суммарный ток транзисторов 3 и 5 - эмиттерному току транзистора 7. Таким образом, эмиттерные токи транзисторов 16 и 7 практически одинаковы.Абсолютная величина каждого из этих токов определяется с учетом параметров соответствующих цепей отрицательной обратной связи (ООС) по постоянному току с операционною усилителя 1, Основной контур ООС по постоянному току с операционного усилителя 1 образован включением транзисторов 16 и 2, входное сопротивление этого усилителя оказывается малым, причем транзистор 3 относительно него являе 1 ся управляемым источником тока, Уп 16176295 10 20 30 35 40 4550 55 равление по току транзистора 3 (как и транзистора 5), т,е, установление этого тока, осуществляется посредством транзистора 7, причем функции его как управляемого источника постоянного тока обеспечиваются действием ООС через транзисторы 9 и 8. Коллектор транзистора 8 можно подключить и к эмиттеру транзистора 6, тогда действие О ОС осуществляется через транзисторы 9, 8 и 6, При этом оказывается увеличенным входное сопротивление транзистора 7 со стороны эмиттера по постоянному току, в то время как величина этого тока стабилизируется действием ООС в образующемся контуре обратной связи, включающем транзисторы 9, 8 и 6, Назовем этот контур ООС дополнительным,Рассмотрим, что определяет величину эмиттерного тока транзистора 7 в режиме покоя,Коллекторный ток транзистора 7 (практически равный его току эмиттера) проходит к шине источника питания через резисторы 12 и 11. Сопротивление резистора 11 должно быть в несколько раз меньше сопротивления резистора 12. Проходящий через резистор 11 эмиттерный ток транзистора 8 должен быть в режиме покоя меньше тока коллектора транзистора 7, При этом относительно шины источника питания потенциалы баэ транзисторов 9 и 8 оказываются практически одинаковыми и ток через четвертый резистор 13 отсутствует. На основании этого можно сделать вывод, что падение напряжения на сопротивлении резисторов 12 и 11, равное напряжению на эмиттерном переходе транзистора 9, достаточно точно определяет величину постоянного тока коллектора (а следовательно, и эмиттера) транзистора 7:1 к 7 Оэб 9/(Й 2 + Й 11),гДект - коллектоРный ток тРанзистоРа 7;Обэп - напряжение змиттерного перехо-. да транзистора 9;Й 2 и Й 1 - сопротивления резисторов 12 и 11.Половина тока эмиттера транзистора 7 в режиме покоя составляет эмиттерный (а следовательно. и коллекторны й) ток транзистора 3, которому автоматически должен соответствовать коллекторный (а следовательно, и эмиттерный) ток транзистора 2, поскольку он вместе с операционным усилителем 1 в основном контуре ООС представляет уменьшенное сопротивление. Соответственно коллекторный ток транзистора 16 должен быть равен удвоенной величине тока эмиттера транзистора 2, В результате эмиттерн ый ток транзистора 16 (который замыкается на выход операционного усилителя 1) задается током эмиттера транзистора 7 в режиме покоя,Рассмотрим в режиме покоя функционирование дополнительного контура ООС. В этом контуре включены транзисторы 7, 9 и 8 по схеме с общим эмиттером каждый. Усиление по току транзисторов 9 и 8 ограничивается ООС по току через резистор 11 и соответствует отношению сопротивлений,Действием общей ООС в дополнительном контуре сопротивление базовой цепи транзистора 7 вместе с коллекторной цепью транзистора 8 оказывается уменьшенным. Поэтому возможны изменения тока коллектора транзистора 6 при установлении режима покоя, практически повторяющиеся изменениями коллекторного тока транзистора 8(представляющего ток обратной связи в дополнительном контуре ООС). Величина тока эмитгера (и следовательно,коллектора) транзистора 6, определяемая напряжением на его эмиттерном переходе, задается в зависимости от напряжения на эмиттерном переходе транзистора 16 и сопротивления резистора 10.Коллекторный ток транзистора 6 представляет здесь сумму коллекторного тока транзистора 8 и тока через резистор 14, который определяется его сопротивлением и остается практически неизменным при постоянном напряжении источника 17 пита-, ния, поскольку относительно мало падение напряжения на промежутке коллектор - змиттер транзистора 9, причем выходное сопротивление последнего оказывается уменьшенным действием ООС по напряжению через резистор 13.При подключении коллектора транзистора 8 к эмиттеру транзис ора 6 в допол нительном контуре ООС включен такжетранзистор 6 по схеме с общей базой, его коллекторынй ток определяется током через резистор 14, причем необходимая величина его эмиттерного тока автоматически обеспечивается установлением соответствующей величины тока коллектора транзистора 8, который замыкается через резистор 10 на выход операционного усилителя 1.Для пар транзисторов 2 и 4, 3 и 5, 16 и 6 необходимо выполнение условий идентичности параметров и температурной компенсации, что достигается использованием соответствующих интегральных сборок.При изменении температуры в соответствии с температурным коэффициентом напряжения на эмиттерном переходе транзистора 9 изменяется ток транзистора 7 (проходящий через резисторы 12 и 11), атакже транзисторов 2 - 5. При этом для схемы показанной на чертеже необходимоеизменение тока транзистора 6 обеспечива- Минимальное значение тока коллектора ется соответствующим изменением коллек- транзистора 7торного тока транзистора 8. При подключении к,н =коллектора транзистора 8 к эмиттеру транэи- Озбек ин( 813 Й 11 ) э 8 максй 11 ( 813 + Й 12 ), стора 6 ток транзистора 6 остается неиэмен 81 з( К 12 + Б 11ным, что обеспечивается соответств ю иметствующим где О,бв - напряжение эмиттерного пеизменением коллекторного тока транэисто- рехода транзистора 9;ра 8 (проходящего через пе вый езисто10). Для изменения температуры ЛТ = 100 транзистора 8;относительная нестабильность токов 10 Кз - сопротивление резистора 13.ГаРантиРованное значение кт н обес, что практически не имеет большого печивает необходимое условие получения значения, малых нелинейных искажений в устройствеПри изменении напряжения источника усиления.остпитания токи транзисторов 2 - 5, 7 и 16 15 При подключении коллектора тра этаются практически неизменными: изме- стора 8 к эмиттеру транз сн итранзистора 6 значения няется ток через резистор 14, причем ток 1 к 7 ндн и ,8 , остаются теми же, а изменеколлекторатранзистора 8 изменяется ната- ние тока транзистора 6 (по сравнению с кую же величину, но в противоположном режимом пОкоя) оказывается очень малым направлении. Последнее не имеет большо из-за падения напряжения на резисторе 10 го значения и может быть чтено и ие б ть учтено при расче- при максимальном коллекторном токе транзистора 8.В динамическом ежиме и и син В полупериод входного сигнала, соотд д алеформатоковлога-. ветствующий увеличению тока транзистора дальном входном сигнале фо ма ток врифмирующих транзисторов 2 и 3, 25 7, возрастающее падение напряжения на антилогарифмирующих транзисторов 4 и 5 резисторах 12 и 11 приводит к насыщению итранзисторов 7 и 16 соответствуетеформе транзистора 9 (максимальный ток базы и аналогичных токов устройства-прототипа. коллектора не прев шае 1 А,р не превышает м л в то времякак транзистор 8 оказывается закрытым.В полупериод сигнала, соответствую Необходимый ток базы транзистора 7 обесщий увеличению тока транзистора 16, воз- печивается исходным током через резистор растающее падение напряжения на 14.Лишнее" возбуждениеэтимтокомтранэмиттерном переходе последнего приводит зистора 7 соответствует некоторому возрак росту тока транзистора 6, который ограни- станию его тока эмиттера, которое создает чивается сопротивлением резистора 10. Это 35 дополнительное токовое смещение транэипроисходит когда дифференциальное со- сторам 2 - 5, 16. Вследствие этого ограничипротивление эмиттерного перехода трэнзи- вается снижение тока транзистора 6 стора 6 становится меньше сопротивления практически до величины исходного тока (в резистора 10, причем максимальный ток режиме покоя) резистора 14, чему соответ(эмиттера или коллектора) может превы ствуег необходимое и достаточное возбужшать примерно вдвое значение тока покоя, дение транзистора 7, поскольку При этом ток коллектора транзистора 7 относительное возрастание тока транэистоуменьшается по сравнению с его значением ра 6 устраняет возможность "лишнего" возв режиме покоя, соответственно уменьша- буждения, Таким образом, минимальное ется ток коллектора транзистора 9 и увели значение тока транзистора 16 соответствует чивается коллекторный ток транзистора 8. практически исходномутоку через резис ртооследний составляет ток обратной связи в 14 (при малых токах транзисторов 16 и 6 дополнительном контуре ООС (уменьшаю- влиянием сопротивления резистора 10 можщий входное сопротивление транзис гора 7), но пренебречь).поэтому через коллекторную цепь транзи Минимальные значения токов транзистора 8 замыкается коллекторный ток тран- сторов 16 и 7 расчетом можно обеспечить зистора 6. Изменение (увеличение) тока одинаковыми для получения наименьших последнего вызывает снижение тока базы и нелинеиных искажений.коллектора транзистора 7, но возникающее При равенстве исходных токов покоя увеличение коллекторного тока транзисто логарифмирующих 2 и 3 и антилогарифмира 8, практически повторяющее изменение рующих 4 и 5 транзисторов с подачей полотокаколлекторатранзистораб,вместестем жительного напряжения на вход 19 препятствует дальнейшему снижению тока управления токи логарифмирующих транзи.транзистора 7 по сравнению со значением сторсв 2 и 3 уменьшаются, а токи антилогав режиме покоя (1,т).рифмирующих транзисторов 4 и 5 увеличиваются, что соответствует увеличению коэф" фициента передачи устройства. Как только токи антилогарифмирующих транзисторов 4 и 5 станут близкими к значению тока покоя транзисторов 16 и 7, дальнейшее увеличение коэффициента передачи устройства происходит за счет уменьшения токов логарифмирующих транзисторов 3 и 2, что очень важно для получения наименьшего уровня шума на выходе устройства, При подаче на вход 19 управления отрицательного напряжения осуществляется снижение коэффициента передачи устройства за счет уменьшения токов антилогарифмирующих транзисторов 4 и 5, поскольку увеличение токов логарифмирующих транзисторов 2 и 3 ограничивается значением тока покоя транзисторов 16 и 7,Формула изобретенияУстройство усиления, содержащее операционный усилитель, выводы питания которого подключены к первой и второй шинам источника питания соответственно, инвертирующий вход является входом устройства усиления, первый и второй логарифмирующие транзисторы, имеющие разную структуру, коллекторы которых соединены с инвертирующим входом операционного усилителя, неинвертирующий вход которого подключен к общей шине, первый и второй антилогарифмирующие транзисторы, структуры которых соответствуют структуре одноименных логарифмирующих транзисторов, эмиттеры первого и второго логарифмирующих гранзисторов соединены с эмиттерами соответственно первого и второго антилогарифмирующих транзисторов, коллекторы которых являются соответствующими выходами устройства усиления,причем базы первого логарифмирующего и второго ан.гилогарифмирующего транзисторов являются входом управления устройства усиления, а также первый и второй 5 дополнительные транзисторы, имеющиеструктуру первого логарифмирующего транзистора, третий и четвертый дополнительные транзисторы имеющие структуру второго логарифмирующего транзистора, 10 конденсатор, первый, второй, третий, четвертый и пятый резисторы и диод, при этом выход операционного усилителя через конденсатор соединен с базой второго и коллектором первого дополнительных 15 транзисторов, база первого дополнительного транзистора соединена с анодом диода, эмиттер - с первым выводом первого резистора, эмиттер третьего дополнительного транзистора через второй резистор соеди нен с первой шиной источника питания, о тл и ч а ю щ е е с я тем, что, с целью уменьшения нелинейных искажений при перегрузке и расширения частотного диапазона, эмиттер второго дополнительного транзи стора соединен с эмиттером второго логарифмирующего транзистора, коллектор - с базой четвертого дополнительного транзистора, через четвертый резистор - с базой третьего дополнительного транзистора и 30 коллектором четвертого дополнительноготранзистора, эмиттер которого соединен с первой шиной источника питания, пятый резистор включен между базами второго и третьего дополнител ьных транзисторов, 35 при этом эмиттер первого логарифмирующего транзистора соединен с анодом диода, катод которого подключен к второму выводу первого резистора и выходу операционного усилителя, причем коллектор третьего до полнительного транзистора соединен с выводом промежутка коллектор - эмиттер первого дополнительного транзистора,1617629 Составитель И,ВодяхинаТехред М,Моргнтал Корректор Н.Ревская Редактор А.Лежнина Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Заказ 4128 Тираж 659 ПодписноеФВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5