Рекурсивное вычислительное устройство

1522264 по третий источники эталонного напряжения 33, 47 и 48, интегрирующий конденсатор 34, резистивный делительнапряжения 35, операционный усилитель43, источник регулируемого напряже ния 46, дополнительный аналоговый запоминающий элемент 49 и два согласующих резистора 50 и 51. Выполнение Изобретение относится к автоматике и вычислительной технике, в частности к цифроуправляемым аналоговым вычислительным устройствам широкого назначения, которые могут использоваться для предварительной обработки аналоговой информации, реализации различных аналоговых Функций, выполнения операций сложения, вычитанияаналоговых сигналов и выборок анало говых сигналов, интегрирования аналоговых сигналов, их преобразования в код и обратно, а также для других операций и может использоваться в качестве многоцелевого операционного блока в системах сопряжения аналоговых и цифровых вычислительных машин, в системах связи ЦВМ с объектами управления, информация от и к которым по-ступает в Форме аналоговых сигналов,Цель изобретения - повышение про 35 : иэводительности устройства и расширение области его применения за счет выполнения операций суммирования и сравнения.На чертеже приведена структурная схема устройства.Устройство состоит из регистра по- разрядного уравновешивания 1, снабженного входами-выходами цифровой инФормации 2, образующими цифровые входы-выходы устройства, Регистр (МРР)1 имеет также вход сравнения для подключения к выходу компаратора 3 (КОМ), выходы для подключения к цифровым входам множительного цифроаналогового50 преобразователя ЦАП 4, снабженного входами опорного напряжения 5, резистора обратной связи 6 и выходом 7. Входы управления регистра 1 соединеныс первой группой выходов блока синхронизации (УУ) 8, выходы с первого55 по шестой 9-14 которого соединены с управляющими входами с первого по шестой ключей 15-20 (К 1,К 2. Кб новых операций - суммирования и сравнения, а также одновременное выполнение какой-либо вычислительной операции с помощью операционного усилителя, ввод и запоминание аналоговыхсигналов позволяют повысить производительность устройства и расширитьобласть его применения. 1 ил. соответственно). Группы управляющихвходов аналоговых коммутаторов с первого по четвертый 21-24 (АК 1,АК 2,АКЗ,АК 4 соответственно), соединены сгруппами выходов блока 8 с второй попятую 25-28 соответственно. Выходыблока 8 с седьмого по (К+1)"ьй, 29,30 соединены с входами управления записью с первого по К-ый аналоговыхзапоминающих элементов 31,32 (АЗЭ 1,АЗЭК соответственно). Устройствотакже содержит источник эталонногонапряжения 33 (ИЗН 1), интегрирующийконденсатор 34, реэистивный делительнапряжения 35 образованный последоьательно включеннымирезисторами3738, имеющий второй опорный вывод 39, выходы 404 1, источник регулируемого напряжения 42, операционный усилитель 43 (ОУ), седьмойключ 44, восьмой ключ 45, пятый аналоговый коммутатор 46, второй источник эталонного напряжения 47 (ИЗН 2),третий источник эталонного напряжения 48 (ИЭН 3), дополнительный аналоговый запоминающий элемент 49 (АЗЗ),первый 50 и второй 51 согласующиерезисторыф В качестве блока синхронизации 8может быть использована однокристальная микроЗВМ типа КМ 1816 ВЕ 48, выходыпортов которой образуют соответствующие выходы и группы выходов блока8, а выходом может быть анализируемый вход ьякроЗВМ.Устройство рабоает следующим образом.1сПри обработке какого-либо входного сигнала, поступающего в операционный усилитель по второму 55 илитретьему 56 аналоговым входам (например, при интегрировании входного токового сигнала по второму аналоговому входу устройства 55, для чего замыкаются ключи 15,16 и 19 р а анало 5 15222 говый коммутатор 21 настраивается на передачу сигнала с дополнительного сигнального входа на вход усилителя 43), в устройство может быть введен и запомнен сигнал с первого5 аналогового входа 57, для чего коммутатор 22 настраивается на передачу сигнала с входа 57 на выход, и далее входной сигнал поступает на вход запоминающего элемента 49, в котором может быть запомнен по соответствующему сигналу управления с выхода 54 блока 8. По окончании интегрирования входного токового сигнала с входа 55 и запоминания результата в одном из элементов 3132, входной сигнал (его выборка) из элемента 49 может быть считан через первый вход аналогового коммутатора 46 и резистор 50 20 через соответствующим образом настроенный коммутатор 21 на вход усилителя 43 для последующей обработки - например, для сравнения с набором сигналов, вырабатываемых в множитель ном преобразователе 4 при подключении к его входу 5 источника эталонного напряжения 33 - т.е. при реализации с помощью преобразователя 4, усилителя 43 и компаратора 3 (с первым входом, подключенным через соответствующим образом настроенный коммутатор 24, к шине нулевого потенциала, и вторым входом, подключенным через замкнутый ключ 45, к выходу усилителя 43) какого-либо алгоритма аналого 35 цифрового преобразования.Одновременное сложение трех сигналов в устройстве выполняется следующим образом, Один из сигналов посту О пает через соответствующим образом настроенный коммутатор 23 с выхода какого-либо запоминающего элемента 3132 или источника эталонного напряжения 33, второй - с выхода коммутатора 22 через замкнутый ключ 44 от источника регулируемого напряжения 42, или с первого аналогового входа устройства, или от одного из М аналоговых запоминающих элементов, Третий сигнал может поступать через коммутатор 46 и резистор 50 от источника эталонного напряжения 48 или элемента 49. Сигналы суммируются в виде соответствующих токов) на аналоговом выходе преобразователя 4 и через дополнительный сигнальный вход соответствующим образом настроенного коммутатора 21 поступают на инвертирую 64 6щнй вход усилителя 43, с помощьювключенного в цепь отрицательной обратной связи конденсатора 34 (ключ19 замкнут) производится интегрирование суммы указанных токовых сигналов (при этом ключ 16 должен бытьзамкнут, и, таким образом, неинвертирующий вход усилителя 43 подключенк шине нулевого потенциала). Прификсированном времени интегрированиярезультат пропорционален сумме трехтоковых сигналов (если они не меняются во времени). Кроме того, возможнонепосредственное сложение входноготокового сигнала, поступающего череззамкнутый ключ 15 на инвертирующийвход усилителя 43, с суммой сигналов(также токовых), полученных на выходепреобразователя 4 из сигналов,поступающих с выхода коммутатора 23,с выхода коммутатора 22 (через замкнутый ключ 44), с выхода коммутатора46, причем коммутатор 22 и ключ 44обеспечивают включение резистора обратной связи преобразователя 4 в цепьотрицательной обратной связи усилителя 43 вместе с одним из элементов3132, что, в свою очередь, позволяет свести собственные погрешностизапоминающих элементов к погрешностямусилителя 43. В рассматриваемом режиме коммутатор 21 настраивается напередачу суммарного токового сигналас выхода 7 преобразователя 4 черезсвой дополнительный вход на инвертирующий вход усилителя 43, неинвертирующий вход которого через замкнутыйключ 16 соединяется с шиной нулевогопотенциала,При разомкнутом ключе 45 компаратор 3 позволяет сравнивать любой сигнал, поступающий на один из входов соответствующим образом настроенного коммутатора 24, с нулевым потенциалом, поступающим через резистор 51 на второй вход компаратора 3, При замкнутом ключе 45 компаратор 3 позволяет получать информацию о соотношении сигнала на выходе усилителя 43 с уровнямилюбых сигналов, поступающих на коммутатор 24: с входов 55 и 56 с источника 47, с источника 33, с выходов ЛЗЭ, с уровнем нулевого потенциала. Поскольку на выходе усилителя 43 при соответствующей настройке устройства (выход коммутатора 23 подключен к выходу источника33, выход .коммутатора 46 к выходуисточника 48, выход коммутатора 21к дополнительному входу, замкнутыхключах 44 и 16, соединении выходаусилителя 43 через коммутатор 22 сключем 44 (иожет быть получен любой 1уровень напряжения с заранее известной дискретностью (в указанном режиме устройство работает как обычныйпреобразователь код-напряжение), товходные сигналы, поступающие на входы 55 и 56, могут сравниваться стаким уровнями беэ их ввода и обработки в операционном усилителе (дляэтого коммутатор 24 настраиваетсятак, чтобы на вход компаратора 3 подавался соответствующий входной сигнал, а ключ 45 замыкается). Если источники 33 и 47 вырабатывают максимальный и минимальный уровни сигналов, возможных в устройстве, то подача их на первый вход компаратора 3через коммутатор 24 позволяет сравнивать сигнал на выходе усилителя 2543 с предельновозможными значениями(ключ 45 замкнут). Сигнал сравненияв цифровом виде вырабатывается навыходе компаратора 3 и поступает навход сравнения регистра 1 и входблока 8, который может проводить егоанализ соответствующими средствами,Результат такого анализа может использоваться в дальнейшей программефункционирования блока 8,Если в процессе работы устройствадолжна использоваться информация,вводимая оператором (например, в виде уровней напряжения), то в соответствующие моменты времени выход управ Оляемого оператором источника регулируемого направления 42 подключаетсячерез соответствующим образом настроенный коммутатор 22 и замкнутыйключ 44 к свободному выводу резистора обратной связи б множительногопреобразователя 4 и, таким образом,пропорциональный заданному источником регулируемого напряжения уровнютоковый сигнал формируется на выходе7 преобразователя 4, Этот сигнал может использоваться в дальнейшей работе устройства, как и любые другиесигналы, вырабатываемые на выходе 7.Например, этот сигнал может быть ус 55тавкой в процессах интегрирования спомощью конденсатора 34, включенногов цепь отрицательной обратной связиусилителя 43 аналогично рассмотренным выше режимам, При этом указанная уставка будет определять скорость изменения напряжения на выходе усили-. теля 43.Возможны и другие режимы функционирования устройства, также обеспечивающие повышение производительности в расчете на единицу аппаратных . затрат.формула изобретенияРекурсивное вычислительное устройство, содержащее множительный цифро-, аналоговый преобразователь, подключенный цифровыми входами к выходам разрядов регистра поразрядного уравновешивания, соединенного входом сравнения с выходом компаратора, входами-выходами цифровой информации - с цифровыми входами-выходами устройства, а управляющим входом - с первой группой выходов блока синхронизации, подключенного второй, третьей, четвертой и пятой группами выходов к группам управляющих входов первого, второго, третьего и четвертого аналоговых коммутаторов соответственно, а выходами с первого по шестой - с управляющим входом первого, второго, третьего, четвертого, пятого и шестого ключей соответственно, группу из К аналоговых запоминающих элементов, выходы которых являются аналоговыми выходами устройства, а входы управления записью соединены с выходами блока синхронизации с седьмого по (6+ +К)-й соответственно, резистивный делитель напряжения, подключенный первым опорным выводом к шине нулевого потенциала, а вторым опорным выводом и выходами - к сигнальным входам первого аналогового коммутатора, соединенного выходом с выходом пер" вого ключа и инвертирующим входом операционного усилителя, подключенного неинвертирующим входом к выходу третьего ключа и сигнальным входам второго и шестого ключей, а выхо-, дом - к сигнальньи входом К аналоговых запоминающих элементов группы, выходу пятого ключа и первому сигнальному входу второго аналогового коммутатора, соединенного вторым сигнальным входом с первым аналоговым входом устройства, а остальными сигнальными входам - с выходами с первого по И-й (где МК) аналоговых15222 б 4 Составитель С,КазиновТехред Л.Сердюкова Корректор.О.Циплв Редактор И.Товтин Заказ б 96/49 Тираж бб 8 Подписное ВНИ 1 П 1 И Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно в издательск комбинат "Патент", г.ужгород, ул. Гагарина,101 запоминающих элементов группы соот"ветственно, причем выход второго ключа соединен с шиной нулевого потенциала, а сигнальный вход пятого ключа подключен к выходу четвертогоключа и первой обкладке интегрирующего конденсатора, вторая обкладкакоторого подключена к сигнальномувходу четвертого ключа и выходу множительного цифроаналогового преобразователя, соединенного вг:одом опорного напряжения с выходом третьегоаналогового коммутатора, подключенного первым сигнальным входом к выходу первого источника эталонногонапряжения, а остальными .сигнальными входами - к выходам с первого поК-й аналоговых запоминающих элементовгруппы соответственно, причем четвертый аналоговый коммутатор соединенвыходом с первым входом компаратора,,первым сигнальным входом - с вторыманалоговым входом устройства и сигнальным входом первого ключа, вторымсигнальным входом - с третьим аналоговым входом устройства и сигнальнымвходом третьего ключа, а остальнымисигнальными входами - с выходами спервого по К-й аналоговых запоминающих элементов группы соответственно,о т л и ч а ю щ е е с я тем, что, сцелью повышения производительностиустройства и расширения области егоприменения за счет выполнения операций суммирования и сравнения, в негодополнительно введен седьмой и восьмой ключи, пятый аналоговый коммутатор, второй и третий источники эталонного напряжения, источник регулируемого напряжения, два согласующихрезистора и аналоговый запоминающийэлемент, причем четвертый аналоговыйкоммутатор подключен первым дополнительным сигнальным входом к шине ну-:левого потенциала, вторым дополнительным сигнальным входом - к выходу 10 15 20 25 30 35 40 45 второго источника эталонного напряжения, третьим дополнительным сигнальным входом - к выходу шестогоключа, выходу дополнительного аналогового запоминающего элемента, дополнительному аналоговому выходу устройства и первому сигнальному входупятого аналогового коммутатора, ачетвертым дополнительным сигнальнымвходом - к выходу первого источникаэталонного напряжения, причем пятыйаналоговый коммутатор соединен вторым сигнальным входом с выходом третьего источника эталонного напряжения, группой управляющих входов - сшестой группой выходов блока синхронизации, а выходом - с первым выводом первого согласующего резистора,подключенного вторым .выводом к дополнительному сигнальному входу первогоаналогового коммутатора и выходу множительного цифроаналогового преобразователя, резистор обратной связикоторого соединен свободным вьводомс выходом седьмого ключа, подключенного сигнальным входом к сигнальномувходу дополнительного аналоговогозапоминающего элемента, второму опорному выводу резистивного делителянапряжения и выходу второго аналогового коммутатора, соединенного дополнительным сигнальным входом с выходомисточника регулируемого напряжения,причем выход операционного усилителяподключен к сигнальному входу восьмого ключа, выход которого соединен свторым входом компаратора и первымвыводом второго согласующего резистора, подключенного вторым вьводом кшине нулевого потенциала., а управляющие входы седьмого и восьмого ключей,и вход управления записью дополнительного аналогового запоминающегоэлемента соединены с первым, вторыми третьим дополнительными выходамиблока синхронизации соответственно.