Устройство управления многофазным инвертором

-07 ьОСУДДРСТВЕННЫИ НОМИтктО ИЗОБР 1."П:НИЯМ И ОтНРЫтИЯМРи ГКНТ СССР Н АВТОРСКОМУ СВИДЕТЕЛ Г 21) 4193936/24(56) Авторское свидетельство СССР У 196993, кл. Н 02 М 7/48, 19 б 7.Авторское свидетельство СССР У 1046879, кл. Н 02 М. 7/48, 983. (54) УСТРОЙСТВО УПРАВЛЕНИЯ МНОГОФАЗНЫМ ИНВЕРТОРОМ(57) Изобретение относится к преобразовательной технике, Цель - повышение стабильности выходного напряжения и Фазового сдвига между отдел ными инверторами и возможности его регулировки. Суть работы устройства заключается в том, что с выхода дели теля частоты 1 на управляющие входы синхронных детекторов 315, на вход логической схемы "ИСКЛ. ИЛИ" 14 и на вход триггера 6 поступают импульсы с частотой, равной частоте выходного напряжения инвертора, Связь выхода делителя частоты 1 с 0-входом триггера 6 обеспечивает фазирование триггера. С прямого выхода триггера 6импульсы поступают иа входы двухтактного усилителя 9, нагруженного напервичную обмотку трансформатора,на вторичной обмотке 12 которого формируется напрякение прямоугольнойформы, которое подается на фильтр13. Синхронный детектор 3 с дифференциальным усилителем 4 формирует напряжение на управляющем входе блокарегулируемой задержки 5, котороеобеспечивает задержку входных импульсов, компенсируя фазовый сдвиг вносимый инвертором, При изменении этого фазового сдвига на выходе синхронного детектора 3 появляется положительное нли отрицательное напряжение,которое увеличивает или уменьшаетзадержку, Тем самым обеспечиваетсяподстройка разности фаэ выходного напряжения к фазе импульсов с делителячастоты 1, З.иг.3 1513593Изобретение относится к преобразонательной технике и может быть использовано в системах электропитания, в том числе электропита: ия прецизяон-ных датчиков угловых перемещений,Цель изобретения - повышение стабильности выходного напряжения фазового сдвига между отдельными инверторами и воэможности его регулировки. ОНа фиг,1 изображена электрическая схема устройства управления; на фиг, фиг,2 - электрическая схема синхронного детектора с измерительным транс-форматором на входе; на фиг3 - вре ,менные диаграммы, поясняющие работу устройства управления.Устройство управления инвертором (фиг,1) содержит делитель 1 частоты по схеме кольцевого счетчика собран ного на К триггерах, орган 2 управления первой фазой, состоящий иэ первого синхронного детектора 3, выходом подключенного к входу первого дифференциального усилителя 4, блока 5 регулируемой задержки, управлпющяй вход которого соединен с выходом дифференциального усилите;я 4, -. выход - со счетным входам тактового триггера б логических элементов 30 ИЛИ-НЕ 7 и 8, своими вхадамя падк;:юченных к выходам тактовагс триггере 6, а выходами - к входам двухтактного усилителя 9, выходы которого соединены с первичной обмоткой выходного трансформатора 10, имеющего отвод от средней точки 11, я во вторичную обмотку 12 которого включен резонанс- ный фильтр 13 лагяческога элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14, второго сянхрон ного детектора 15, второго дифференциального усилителя 16 источника 17 опорного напряжения регулятора18 напряжения. Логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14 своим первым вхо.дом подключен к управляющему входупервого синхронного детектора 3 я ,0-входу тактового триггера 6, а вторымвходам подключен к управляющему входу второго синхронного детектора 15,Входы синхронных детекторов 3 я15 соединены с выходом резонансногофильтра 13, выход второго синхронного детектора 15 соединен с первым входом второго дифференциального с сялителя 16, второй вход котарага подключен к источнику 17 опорного напряжения. Выход дифференциального усилителя 16 соединен с управляющим входом регулятора 8 напряжения. выходам подключенного к средней точке первичной обмотки 11 трансформатора 10, Первый вход логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с прямым выходом первого триггера, аК второй с прямым выходом ( + 1)-го2 триггера делителя 1 частоты. Орган 19 управления 11-й фазой аналогично устройству 2 управления первой фазой. Первый и второй входы логического эле" элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подключены к выходам триггеров, формирующих относительно первого триггера импульсы сдвинутгпе на угол ( и+2 соответственно, где у - угол равный разности фаз между напряжением первой и И-й фазы инвертора, который может принимать значения, кратные дискрете КСинхронный детектор (фиг.2)содержит, измерительный трансформатор 20 на своем входе, двухканальныя анапоговый ключ 21 с блоком 22 управления, КС- фильтр 23, Вторичная обмотка измерительного трансформатора 20 выполнена со средней точкой, причем начало я конец обмотки подключены к входам двухканального ключа 21, выходы которых объединены и подключены к входу КС-фильтра 23. Вход блока 22 управления является управляющим входом синхронного детектора. Двухканальный аналоговый ключ со схемой управления может быть выполнен на микросхеме.На временных диаграммах (фиг.3) показаны форма напряжения 24 и 25 на входах логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 я напряжение 26 на ее выходе я входе блока 5 регулируемой ведер:яки, напряжение 2 на выходе блска 5 регулируемой задержки, напряжение 28 на выходе триггера б, форма выходного напряжения 29 на выходе резонансного фильтра 13, выходное напряжение 30 на выходе аналогового ключа 21 синхронного детектора 3, выходное напряжение 31 на выходе аналогового ключа 21 синхронного детектора.15.. страйства работает следующим обааэом С вь 1 хода деля.елячастоты направляющяе входы синхронных дстекто593 40 пряжения. 5 1513 ров 3 и 15, на входы логического элемента 14 и Р-вход триггера 6 устройства 2 управления первой фазой поступают импульсы 24 и 25 с частотой, равной частоте выходного напряжения инвертора. С выхода логического элемента 14 импульсы удвоенной частоты (26) подаются на вход блока 5 регулируемой задержки, с выхода которого 1 О импульсы 27, задержанные относительно входных, поступают на счетный вход триггера 6. При нулевом напряжении на управляющем входе блока 5 регулируемой задержки выходные импуль сы сдвинуты относительно входных на угол, равный. Связь выхода делителя 1 частоть с Р-входом триггера 6 обеспечивает фазирование триггера, С прямого выхода триггера 6 импульсы 20 28 и противоположной им фазы с инверсного выхода через элементы ИЛИ-НЕ 7 и 8 поступают на входы двух- тактового усилителя 9, нагруженного на первичную обмотку трансформатора 25 10, на вторичной обмотке 12 которого формируется напряжение прямоугольной формы, которое подается на фильтр 13. После фильтрации напряжение 29 поступает на выход инвертора и на вхо- З 0 ды синхронных детекторов 3 и 15. На выходах аналоговых ключей 21 синхронных детекторов 3 и 15 формируются выходные напряжения 30 и 31 соответственно, которые после фильтрации БС-фильтрами 31 поступают на дифференциальные усилители 4 и 16, Постоянная составляющая на выходе синхронного детектора2Б = П -- совдгИгде 11 - амплитуда входного напряжения;- Фазовый сдвиг между управляющим и Входным напряжения 45ми синхронного детектора.Синхронный детектор 3 с дифференциальным усилителем 4 формирует напряжение на управляющем входе блока 5 регулируемой задержки, которое обеспечивает задержку входных имгульсов, компенсирующую фазовый сдвиг, вносимый инвертором. При этом Фазовый сдвиг между входным и управляющим напряжением близок к И, а вьходкое напряжение синхронноа детектора 3 близко к нулю, При изменении Фазового сдвига, вносимого инвертором, на выходе синхронного детектора 3 появляется положительное или отрицательное напряжение, которое увеличивает или уменьшает задержку, вносимую блоком 5. Тем самым обеспечивается подстройка фазы выходного напряжения к фазе импульсов с делителя частоты. Синхронный детектор 3 выполняет функции измерительного преобразователя неортогональности.Стабилизация амплитуды выходного напряжения инвертора осуществляется аналогичным образом. Отличие заключается в том, что импульсы 25 на управ;. ляющем входе синхронного детектора 15,иС,1 сдвинуты по фазе на угол относи 2 тельно импульсов 24 на управляющем входе синхронного детектора 3. Поэтому они совпадают по фазе с выходным напряжением 29 инвертора, следовательно, ) = 0 и выходное напряжение синхронного детектора 15 равно среднему значению входного, Дифференциальный усилитель 16 выделяет ошибку между напряжением опорного источника 17 и выходным напряжением синхронного детектора 15, усиливает ее. Это напряжение используется для управления регулятором 18 напряжения.Остальные органы управления каждой Фазой многофазного инвертора работают аналогично, Для получения необходимого Фазового сдвига между выходным напряжением инвертора входы логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ каждой фазы подключаются к соответствующим выходам делителя 1 частоты.Таким образом устройство управления обеспечивает стабилизацию выходного напряжения н подстройку его фазы с высокой точностью к фазе импульсной последовательности с делителя частоты, Это позволяет получить выходное напряжение инвертора с различной разностью фаз, задаваемой с выхода делителя частоты, выполненного по схеме кальцевого счетчика.Применение синхронных детекторов определяет высокую точность и помехозащищенность схемы, Устройство управления может быть использовано для стабилизации выходного напряжения однофазных инверторов, при этом точность выходного напряжения может быть равна О,Е и выше без учета стабильности источника опорного на 1513593Формула изобретенияУстройство управления многофазным инвертором на базе индивидуальных инверторов, содержаЩее общий делитель частоты, в каждой фазе тактовый триггер, выходами подключенный через элементы ИЛИ-НЕ к входам двухтактного усилителя, подключенного выходами к первичной обмотке со средней точкой выходного трансформатора, к вторичной обмотке которого подключен ре. зонансный фильтр, в первой фазе вход первого дифференциального усилителя подключен к выходу первого измерительного преобразователя неортогональ"- ности, выход - к управляющему входу блока регулируемой задержки, выход которой подключен к тактовому вхоцу триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения стабильности выходного напряжения фазового сдвига между отдельными инверторами и возможности его регулировки, делитель частоты выполнен по схеме коль цевого счетчика, состоящего из К триггеров, в каждую фазу, кроме первой, введены дифференциальный усилитель, блок регулируемой задержкии измерительный преобразователь неортогональности, соединенные аналогично первой фазе, во все фазы введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй измерительный преобразователь напряжения и второй дифференциальный35 усилитель, источник опорного напряжения и регулятор напряжения, причем измерительные преобразователи неор-. тогонапьности и напряжения выполнены по схеме синхронного детектора, в каждой фазе управляемый вход первого синхронного детектора соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и Г-входом тактового триггера., регулятор напряжения выходом соединен со средней точкой первичной обмотки выходного трансформатора, а входом - с выходом второго дифференциального усилителя, первый вход которого подключен к источнику апорного напряжения, второй вход - к выходу второго синхронного детЕктора, входом подключенного к выходу резонансного фильтра и входу первого синхронного детектора, управляющим входом - к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подключенному кКпрямому выходу ( -- + 1) триггера2делителя частоты, первый вход элемента ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ подключен к прямому выходу первого триггера делителя частоты первой фазы, а у остальных фаз второй и первые входы элемента ИСКЛ 10 ЧАЮЩЕЕ ИЛИ присоединены кц кпрямым выходам -- в в , триггера ик (11 1 (К) триггера делителя частоты соответственно, где К - четное число триггеров в делителе частоты,угол фазового сдвига И-го инвертора относительчо первого, 1 - порядковый номер инвертора.,Бескид 648 Т одписно ГКНТ СССР ьский комбинат "Патент", г, Ужгород, ул. Гагарина, 10 оизводстзенно-изд Заказ б 096/5ВНИИПИ,Госуда венного комитета113035, Москва,изобретени5, Раушская и открытиямб д. 4/5