Цифровой частотно-фазовый дискриминатор

4204 3 149Изобретение относится к радиотехнике и может быть использовано в системах фазовой автоподстройки частоты,Цель изобретения - сокращениевремени перехода в режим сравненияфаз из режима сравнения частот.На фиг. 1 представлена структурная электрическая схема цифровогочастотно-фазового дискриминатора;на фиг, 2 и 3 - временные диаграммы,поясняющие его работу.Цифровой частотно-фазовый дискриминатор (ЦИФД) содержит счетчик 1,вход 2 счетных импульсов, вход 3опорных импульсов, статический регистр 4, сигнальный вход 5, блок 6запрета, элемент ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ 7,первый 8 и второй 9 Р-триггеры, первый формирователь 1 О коротких импульсов, элемент ИЛИ 11, элемент И 12пятый 13, четвертый 14, третий 15,второй 16 и первый 17 элементы И-НЕ,инвертор 18, второй формирователь19 коротких импульсов и шестой 20и седьмой 21 элемент И-НЕ 20, 21.Цифровой частотно-фазовый дискриминатор работает следующим образом.Опорными импульсами, поступающимиот входа 3 на К-вход установки 0счетчика 1, на выходах последнегоустанавливаются "0". На счетный входТ счетчика 1 по входу 2 поступаютсчетные импульсы, При этом частотасчетных импульсов определяется выражением: кгде 2 -1 - емкость счетчика 1, Т - период опорных импульсов.В момент прихода по входу 5 входного импульса на вход статического регистра 4 информация из счетчика 1 записывается в статический регистр 4, таким образом на выходе этого регистра формируется двоичный код, величина И которого пропорциональна разности фаз входного и опорного импульсов.Если частота входных импульсов, поступающих по входу 5 больше частоты опорных импульсов, поступающих по входу 3(Г) Г ), то разность фаз этих сигналов убывает от цикла к циклу в направлении от 2до О, одновременно убывает и величина двоичного кода И на выходе цифровогочастотно-фазового дискриминатора(фиг. 2 а).Когда разность фаз входного иопорного сигналов достигает в моментвремени Т 1 значения О, а величинадвоичного кода на выходе цифровогочастотно-фазового дискриминатора О значени Ипроисходит скачкообразное изменение разности фазвходных сигналов от 0 до 27, а величины двоичного кода - до И рр, аксОдновременно происходит переключение В+1)-го знакового разряда статического регистра 4 из "0" в "1"(фиг. 2 б), с помощью которого осуществляется запись" с выходаэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 (фиг, 2 в) 20 в первый Р-триггер 8. На прямом выходе этого Р-триггера появляется"1" (фиг, 2 г), а на инверсном - "О",что вызывает появление "1" на выходе второго элемента И-НЕ 16 (фиг. 2 д), 25 т,е. в старшем значащем разряде выходного кода цифрового частотнофазового дискриминатора. Эта "1" отключая младшие значащие разряды выходного кода ЦЧФД, поступающие черезблок 6 запрета, а также вызываетпоявление "1" на выходе элементаИЛИ 11. На выходе первого элементаИ-НЕ 17, т.е. в знаковом разряде выходного кода ЦЧФД, установится "Оа(фиг. 2 е), ЦЧФД переходит врежимсравнения частот со знаком "0", приэтом четвертый 14 и шестой 20 элементы И-НЕ закрыты нулевым уровнем прямого выхода второго Р-триггера 9 40 (фиг. 2 ж), а пятый 13 и седьмой 21элементы И-НЕ открыты единичным уровнем прямого выхода первого Р-триггера 8 (фиг. 2 г).В режиме сравнении частот 45 " 1з уменьшается скорость изменения двоичного кода на выходестатического регистра 4 (пунктирнаялиния на фиг. 2 а), а следовательно,уменьшается скорость изменения разности фаз входного и опорного сигналов. При переходе разности фаз входного и опорного сигналов значения3/2 в моментпроисходит переключение из "1" в "0 выходного уровняэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 (фиг, 2 в)и импульс с выхода первого формирователя 10 коротких импульсов(фиг. 2 з), работающего по отрицательному фронту, поступает на входы четтоты опорных импульсов, поступающихпо входу 3 (Г ,Г ), то разностьфаз этих сигналов возрастает от цикла к циклу в направлении от 0 до 23,одновременно возрастает и величинадвоичного кода Ю на выходе ЦЧФД(фиг, За). Когда разность фаз входного и опорного сигналов достигаетв момент временизначения 2,а величина двоичного кода на выходеЦЧФД - значения Ипроисходитскачкообразное изменение разностифаз входных сигналов от 2 Й до О,а величины двоичного кода - доИ,Одновременно происходит переоГр мекфключение инверсного +1)-го знакового разряда из "0" в "1" (фиг. Зи),с помощью которого осуществляетсязапись "1" с выхода элемента ИСКйОЧА 10 ЩЕЕ ИЛИ 7 (фиг. Зв) во второй0-триггер 9 и на его прямом выходепоявляется "1" (фиг. Зж), а на инверсном - "0", что вызывает появле"ние "1" на выходе второго элементаИ-НЕ 16 (фиг. Зд) и на выходе первого элемента И-НЕ 17 (фиг. Зе).ЦЧФД переходит в режим сравнениячастот со знаком "1", при этом пятый 13 и седьмой 21 элементы И-НЕзакрыты нулевым уровнем прямого выхода первого 0-триггера 8 (фиг. Зг),а четвертый 14 и шестой 20 элементыИ-НЕ открыты единичным уровнем прямого выхода второго 0-триггера 9 35 (фиг. Зж).Совпадение коротких импульсов пер.вого формирователя 10 (фиг. Зз) сотрицательными импульсами (1 с+1)-гознакового разряда статического ре гистра 4 (фиг. Зб) на входе четвертого элемента И-НЕ 14 и с нулевымуровнем первого 0-триггера 8 навходе пятого элемента И-НЕ 13 препятствуют выключению режима сравнения 45,частот.1Выключение режима сравнения частот происходит после изменения знакаразности частот входного и опорногосигналов, когда разность фаз этихсигналов начинает убывать от циклак циклу в направлении от 2 Г( до 0и при переходе через К /2 (что приводит в дальнейшем после прохожденияразности фаз входных сигналов черезГ(/2 к сокращению времени перехода в режим сравнения фаз из режима сравнения частот) в момент времени Т 4выходной импульс второго формировате 5 1494204 вертого 14 и пятого 13 элементов И-НЕ. Совпадение коротких импульсов первого формирователя 10 (фиг. 2 з) с отрицательными импульсами инверсного В+1)-го знакового разряда статического регистра 4 (фиг. 2 и) на входе пятого элемента И-НЕ 13 и с нулевым уровнем второго 0-триггера 9 на входе четвертого элемента И-НЕ 14 препятствует выключению режима сравнения частот. При уменьшении частотной расстройки уменьшается скорость изменения разности фаз входного и опорного сигналов и в моментэ становится равной нулю, после чего меняется знак разности частот и разность фаз входного и опорного сигналов начинает возрастать от цикла к циклу в направлении от 0 до 2 Г и при переходе через ЗУ/2 в момент времени С происходит переключение из "0" в "1" выходного уровня элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 (фиг. 2 в) и переключение из "1" в "0" выходного уровня инвертора 18, что в конечном итоге приводит к сокращению времени перехода в режим сравнения фаз иэ режима сравнения частот. По отрицательному фронту выходного напряжения инвертора 18 происходит срабатывание второго формирователя 19 импульсов (фиг, 2 к), выкодной импульс которого поступает на входы седьмого 21 и шестого 20 элементов И-НЕ. Вестой элемент И-НЕ 20 закрыт нулевыми уровнями, поступающими от инверсного %+1)-го знакового разряда статического регистра 4 (фиг, 2 и) и от прямого выхода второго 0-трнггера 9 (фиг. 2 ж) Совпадение выходного импульса второго форми 1 ователь 19 коротких импульсов в момент времени с с положительным импульсом, поступающим с выхода Ь+1) -го знакового разряда статического регистра 4 (фиг. 2 б), на входах открытого седьмого элемента И-НЕ 21 вызывает появление отрицательного импульса на выходе седьмого элемента И-НЕ 21, который через элемент И 12 поступает на К-входы первого и второго 0-триггеров 8 и 9, осуществляя сброс первого 0-триггера 8 и выключая режим сравнения частот, ЦЧФД переходит в режим сравнения фаз и устанавливается режим синхронизма.Если частота входных импульсов, поступающих по входу 5, меньше час 1494204ля 19 (фиг, Зк) совпадает с положительным импульсом инверсного (1+1)-го знакового разряда статического регистра 4 (фигЗи) на входах открытого шестого элемента И-НЕ 20, На выходе шестого элемента И-НЕ 20 появляется отрицательный импульс, который через элемент И 12, воздействуя на В-входы первого и второго 0-триггеров 8 и 9, устанавливает второй Э-триггер 9 в "0".Таким образом, переход в режим сравнения фаз происходит не только при пересечении импульсами входного сигнала значений 0 и 2фазовой характеристики, но и при пересечении значений У/2, если изменению знака разности частот предшествовал режим сравнения частот Й , Гщ и ЗУ/2, если изменению знака разности частот предшествовал режим сравнения частотВх ) опВ обоих случаях переход в режим сравнения Фаз предлагаемого дискриминатора происходит быстрее, чем в прототипе (штрихпунктирная линия на фиг, 2 а и За при й ))Кроме того, предлагаемый дискриминатор обладает высокой помехоустойчивостью при замираниях входного сигнала, так как при пропадании импульсов на входе 5 в режиме синхронизма в статическом регистре 4 хранится информация о разности фаз входных и опорных импульсов в установив- З 5 шемся режиме. Дискриминатор в этих условиях остается в режиме сравнения фаз,Использование изобретения позволяет уменьшить длительность и величину перерегулирования переходных процессов и, следовательно, увеличить быстродействие систем частотнофаэовой автоподстройки частоты.Формула изобретенияЦифровой частотно- фазовый дискриминатор по авт.св. М 1390774, о тл и ч а ю щ и й с я тем, что, с с целью сокращения времени перехода в режим сравнения фаз из режима сравнения частот, в него дополнительно введены шестой и седьмой элементы И-НЕ, последовательно соединенные инвертор и второй форьырователь коротких импульсов, причем вход инвертора соединен с выходом элемента ИСКЛЮЧАЗМЦЕЕ ИЛИ, а выход второго формирователя коротких импульсов - с первыми входами шестого и седьмого элементов И-НЕ, вторые входы которых соединены с С-входами второго и первого Р-триггеров соответственно, а третьи входы соединены с прямыми выходами второго и первого 0-триггеров соответственно, причем выходы шестого и седьмого элементов И-НЕ соединены с четвертым и пятым входами элемента И соответственно.